[发明专利]半导体衬底、半导体衬底的制备方法及三维封装方法

说明书

【技术领域】

本发明涉及集成电路制造领域，尤其涉及半导体衬底、半导体衬底的制 备方法及三维封装方法。

【背景技术】

未来电子系统将需要满足如下几个方面日益提出的要求：体积小、重量 轻、高频和高速运行、低功耗、灵敏、多功能以及低成本。而三维封装正是 满足这几个方面要求的一个极具吸引力的途径，其具有减小体积和增加衬底 材料利用率的优点。

先进的三维封装技术要求芯片的厚度不断减薄，已制作器件的半导体衬 底背面减薄是封装制造过程中的极为重要的工序，超精密磨削、研磨、抛光、 腐蚀在半导体衬底背面减薄工艺中获得广泛应用，减薄后的芯片可提高热发 散效率、机械性能、电性能、减小芯片封装体积，减轻划片加工量。以硅衬 底为例，目前，直径200mm的已制作器件的硅衬底可以被减薄至0.12-0.15mm， 直径300mm硅衬底要达到这一水平还需要采用化学机械抛光、等离子腐蚀、 先划片后研磨等技术。该项技术今后的发展趋势是减薄至0.05mm以下的厚 度。硅衬底上电路层的有效厚度一般为5-10μm，为保证其功能，并有一定的 支撑厚度，硅衬底减薄的极限厚度为20-30μm。目前市场上直径300mm的硅 衬底的平均厚度为775μm，直径200mm的硅衬底的平均厚度为725μm，如此 厚的衬底是为保证在芯片制造、测试、运送过程中有足够的强度，因此，在 电路层制作完成后，需要对其进行背面减薄，衬底越薄，其柔韧性越好，受 外力冲击引起的应力也越小。

但是目前的三维封装工艺中，现有的减薄技术很难在将被减薄的衬底减 薄到50μm的同时也能够满足光刻对平整度要求。

因此，目前的集成电路制造领域需要一种可以降低被减薄的衬底的厚度， 而且可以提高表面的平整度的三维封装技术。

【发明内容】

本发明所要解决的技术问题是，提供一种可以降低被减薄的衬底的厚度， 而且可以提高表面的平整度的半导体衬底、半导体衬底的制备方法及三维封 装方法。

为了解决上述问题，本发明提供了一种半导体衬底，包括器件层、位于 器件层下方的绝缘层，还包括位于绝缘层下方的支撑衬底和位于支撑衬底中 的剥离层。

可选的，所述剥离层的材料为多孔硅或者含有气泡的单晶硅。

可选的，所述器件层的材料为单晶硅。

可选的，所述支撑衬底的材料为单晶硅。

可选的，所述绝缘层的材料为氧化硅或者氮化硅。

一种制备上述半导体衬底的方法，包括如下步骤：提供支撑衬底和器件 衬底；在支撑衬底和器件衬底中的一个或者两个衬底的表面制作绝缘层；在 支撑衬底中进行离子注入，将改性离子注入支撑衬底，在支撑衬底中形成剥 离层；在器件衬底中进行离子注入，将改性离子和活化离子注入器件衬底中， 在器件衬底中形成活化层；将器件衬底和支撑衬底键合；退火，器件衬底在 活化层的位置发生剥离，形成保留在支撑衬底和绝缘层上的器件层；对器件 层的表面做抛光处理。

可选的，所述改性离子为氢。

可选的，所述活化离子为氦、硼或其组合。

可选的，所述退火的温度为300℃到1400℃，时间为0.5小时至15小时， 在含氧气氛中进行。

可选的，所述支撑衬底和器件衬底的材料为单晶硅。

可选的，所述抛光处理的方法为化学机械抛光。

一种制备上述半导体衬底的方法，包括如下步骤：提供支撑衬底和器件 衬底；在支撑衬底表面制作剥离层；在器件衬底表面制作活化层；在活化层 表面制作器件层；在剥离层和器件层中的一个或者两个的表面制作绝缘层； 将器件衬底和支撑衬底键合；采用水力切割的方法，将器件衬底在活化层的 位置剥离，形成保留在支撑衬底和绝缘层上的器件层；对器件层的表面做抛 光处理。

可选的，所述支撑衬底、器件衬底和器件层的材料为单晶硅。

可选的，所述制作剥离层和活化层的方法为阳极氧化法。

可选的，所述阳极氧化采用的腐蚀液为HF和C₂H₅COOH的混合溶液， 采用的电流密度为1mA/cm²至20mA/cm²，阳极氧化的时间为1min至30min。

可选的，所述在活化层表面制作器件层的方法为化学气相外延法。

可选的，所述抛光处理的方法为化学机械抛光。