[发明专利]薄膜晶体管阵列基板

说明书

技术领域

本发明涉及一种薄膜晶体管阵列基板，尤其涉及一种具有数据补助线的薄膜晶体管阵列基板，属于电子设备制造领域。

背景技术

现有的薄膜晶体管阵列基板上设有数个互相垂直交叉的数据线和栅线，其中栅线位于绝缘层的下层，数据线位于绝缘层的上层，由于在阵列基板生产工艺过程中产生的一些异物会导致栅线和数据线之间短路，栅线和数据线周边部位较容易产生的数十万伏静电也会导致栅线和数据线之间的短路，且栅线和数据线交叉部会产生段差导致数据线断线，所以栅线和数据线交叉部比其他部位更为脆弱，很容易产生各种不良现象，这些现象导致产品质量下降而不能销售。在生产过程中，若要提高优秀率，进而提高市场竞争力，就需要改善这些不良现象。

如图1和图2所示，为现有的薄膜晶体管阵列基板的设计方案，预先在阵列基板11四周设计补偿线12，当与栅线14交叉的数据线13出现断线情况时，将数据线13与补偿线12连接，使得信号能正常的传输到面板上。

上述现有的薄膜晶体管阵列基板的设计方案，当若干不良现象发生在一条数据线上时，不能通过上述方法进行修复；设计在阵列基板11周边的补偿线12数量有限，若出现不良现象的数据线13超过一定数量，则补偿线12不能满足所有出现不良现象的数据线与其连接的需求，进而不能进行修复。

发明内容

本发明的发明目的在于提供一种薄膜晶体管阵列基板，解决栅线与数据线交叉部发生的短路或数据线断线等各种不良问题，提高产品质量。

本发明通过一些实施例提供了如下的技术方案，包括分别位于绝缘层的上层和下层，且互相垂直交叉的多个数据线与栅线，以及像素电极；所述数据线位于所述绝缘层的上层，所述栅线位于所述绝缘层的下层；所述像素电极和所述数据线之间具有钝化层，所述像素电极位于所述钝化层之上；在所述数据线和所述栅线交叉部的一侧设有数据补助线，所述数据补助线由依次连接的第一连接线、第二连接线和第三连接线组成，所述第二连接线的材料与所述数据线相同，并且与所述数据线形成在同层上，且为与所述数据线平行设置的岛型结构；所述第一连接线和第三连接线的材料与所述像素电极相同，并且与所述像素电极形成在同层上，且与所述数据线垂直；所述钝化层上设有分别位于所述数据线和所述栅线交叉部的两边的第一过孔和第二过孔，同时还设有分别位于所述第二连接线的两端的第三过孔和第四过孔；所述第一连接线和第三连接线的一端分别通过所述第三过孔和第四过孔与所述第二连接线连接，所述第一连接线和第三连接线的另一端分别通过所述第一过孔和所述第二过孔与所述数据线连接。

本发明通过一些实施例提供的薄膜晶体管阵列基板，通过在所述数据线和所述栅线交叉部的一侧设置数据补助线，将出现不良现象的数据线与该数据补助线连接，切割处于交叉部的数据线，并进行修复，解决了栅线与数据线交叉部发生的短路或数据线断线等各种不良问题，提高了产品质量。

附图说明

图1为现有薄膜晶体管阵列基板的示意图；

图2为现有薄膜晶体管阵列基板的数据线连接数据补助线的示意图；

图3为本发明薄膜晶体管阵列基板的实施例一的示意图；

图4为本发明薄膜晶体管阵列基板的实施例二的示意图；

图5为本发明薄膜晶体管阵列基板的实施例三的示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

实施例一：

如图3所示，为本发明薄膜晶体管阵列基板的实施例一的示意图。本实施例包括：栅线21、数据线22、数据补助线24及像素电极(图中未示出)，其中栅线21位于绝缘层的下层，数据线22位于绝缘层的上层，数据补助线24设置在数据线22和栅线21交叉部的一侧，数据补助线24的材料与像素电极相同，并且与像素电极形成在同层上。

本实施例中，在像素电极和数据线22之间具有钝化层，在阵列基板的生产过程中形成该钝化层时，在该钝化层上留设第一过孔25和第二过孔26，这2个过孔分别位于数据线22和栅线21交叉部的两边；在钝化层之上形成像素电极时，在数据线22与栅线21交叉部的一侧设置数据补助线24，数据补助线24的两端分别通过贯穿钝化层的第一过孔25和第二过孔26与数据线22连接。