[发明专利]一种实时控制射频芯片及模拟基带芯片的装置

说明书

技术领域

本发明涉及通信领域，尤其涉及一种实时控制射频芯片及模拟基带芯片的装置。

背景技术

在时分同步码分多址(TD-SCDMA)系统中，对网络与终端之间的同步要求非常严格。所以，数字基带芯片必须能够精确实时地控制射频芯片进行收、发、开、关等操作。同样，数字基带芯片也需要对模拟基带芯片进行实时控制。

现有技术采用存储控制命令和对应的命令执行时间，然后利用时间计数器匹配命令执行时间，最后执行控制命令的方式来实现对射频芯片及模拟基带芯片的实时控制。具体地，是通过软件配置一组控制命令和对应的命令执行时间，所述控制命令及对应的命令执行时间在存储器中无次序存放，实现时比较复杂。

另外，其中的时间计数采用的是帧内偏移的方式，计数精度通常是1/8码片(chip)或1/4chip，时间信息中没有包含帧号信息。这样，下一帧中的命令执行时间可能在当前帧中被匹配，导致在错误的时间执行了控制命令，因而现有技术实时控制的容错能力低。

发明内容

本发明所要解决的技术问题是提供一种实现简单、容错能力高的实时控制射频芯片及模拟基带芯片的装置。

为解决上述技术问题，本发明提供技术方案如下：

一种实时控制射频芯片及模拟基带芯片的装置，包括：

先入先出存储器，用于按照先入先出的方式存储执行时间和对应的控制命令；

时间计数器，用于记录当前时间；

比较器，用于对时间计数器记录的当前时间和先入先出存储器底部的执行时间进行比较；

选择器，用于在所述比较器的比较结果一致时，选择输出先入先出存储器底部的执行时间对应的控制命令，从而实时控制射频芯片及模拟基带芯片。

所述执行时间和当前时间均由帧号和帧内偏移构成。

所述时间计数器包括帧号计数器和时间基准计数器；所述帧号计数器，用于对帧号进行计数；所述时间基准计数器，用于对帧内偏移进行计数。

所述时间基准计数器的计数精度为1/8码片。

所述帧号计数器对帧号进行奇偶计数。

所述先入先出存储器为一先入先出存储器组。

所述先入先出存储器组包括时间先入先出存储器和命令先入先出存储器；所述时间先入先出存储器，用于按照先入先出的方式存储执行时间；所述命令先入先出存储器，用于按照先入先出的方式存储所述执行时间对应的的控制命令。

与现有技术相比，本发明采用先入先出存储器，按照先入先出的方式存储命令执行时间和对应的的控制命令，相关信息是按序存放的，这样，实时控制装置实现起来比较简单。进一步，时间信息中还可以包括帧号信息，使得实时控制装置的容错能力高。

附图说明

图1为本发明较佳实施例的实时控制射频芯片及模拟基带芯片的装置结构示意图。

具体实施方式

先入先出(FIFO)是一种常见的数据结构，其特点在于：在一组需要存放进FIFO的数据/命令中，先存入的数据和命令只能先被取出。本发明将FIFO数据结构应用于手机电路中，来实现数字基带芯片对射频芯片及模拟基带芯片的实时控制。具体做法是：在数字基带芯片中设计一组FIFO，数字基带芯片中的处理器核将射频芯片及模拟基带芯片的控制命令和对应的执行时间依次压入FIFO组。当数字基带芯片的时间计数器记录的当前时间与FIFO底部的命令执行时间一致时，对应的控制命令被取出并执行，从而实时控制射频芯片及模拟基带芯片。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明进行详细描述。

请参照图1，为本发明较佳实施例的实时控制射频芯片及模拟基带芯片的装置结构示意图，所述实时控制装置包括：时间FIFO、命令FIFO、时间计数器、比较器和选择器。

所述时间FIFO，用于按照先入先出的方式存储执行时间；所述命令FIFO，用于按照先入先出的方式存储所述执行时间对应的控制命令。例如，数字基带芯片的处理器核依次向命令FIFO中写入射频芯片及模拟基带芯片控制命令：命令1～命令n，依次向时间FIFO中写入所述控制命令对应的命令执行时间：时间1～时间n。

在实现中，可以根据数字基带芯片处理器核的数据线宽度灵活设置FIFO的个数。在所述数据线宽度大于存储所述执行时间和对应的控制命令所需要的宽度时，上述时间FIFO和命令FIFO可以由一个FIFO替代。显然，在所述数据线宽度较小时，也可能需要设置两个甚至多个FIFO，来实现对所述执行时间和对应的控制命令的存储。因此，具体FIFO的个数本发明不做限制。