[发明专利]多封装FPGA芯片输入输出模块类型自动分配的方法

说明书

技术领域

本发明涉及集成电路设计领域，可编程门阵列(Field Programmable GateArray简称FPGA)设计领域，以及设计自动化领域，具体涉及到FPGA芯片输入输出模块类型的安排，以及FPGA芯片设计自动化方面。本发明提供了一种自动排布FPGA输入输出模块类型的方法，并利用计算机程序自动实现该方法。

背景技术

FPGA需要针对的应用各异，这些应用需要的输入输出管脚数目也各不相同。通常情况下，同一款FPGA芯片会被封装到大小不同的封装内。这使得同一封装的FPGA包含有从小到大不同逻辑容量的型号。为了在应用中升级逻辑容量而不用改动任何其他设计，这些不同逻辑容量而同封装的FPGA必须满足引脚兼容。因此FPGA的封装都预先规定好引脚的定义。

可作为逻辑输入输出使用的FPGA芯片的输入输出模块能被配置成各种工作方式，其中一般包括有普通的逻辑输入输出，2个输入输出模块组成一对差分的输入输出，以及一些其他规格的输入输出。

除去逻辑输入输出外，FPGA的输入输出模块还包括供电电源。供电电源分为两种，一种给FPGA的核心供电，另一种给输入输出模块供电。通过给输入输出模块提供不同的供电电压，可以将输入输出模块的工作电压配置成不同电平。通常FPGA每边的引脚分作两个组，每个组里的输入输出引脚共用一组供电电源，和供电电源具有相同的输入输出电压。组与组之间的电压可以互不相同，分别由各自组内输入输出模块的供电电压决定。

将FPGA的输入输出模块连接到FPGA封装时，需要遵守以下原则：1)连接用的绑定金属线不能交叉；2)供电电源类型的输入输出模块可以和同组内同类型的管脚连接。3)逻辑的普通输入输出模块可以和同组内的同类型的管脚连接。4)差分的输入输出模块必须和封装上同名的管脚连接。

不同封装引脚定义的不同，以及输入输出模块分组的限制，使手工排布FPGA芯片输入输出模块的类型非常困难，成为一项非常耗时而且容易出错的工作。当多到3，4种不同封装需要同时考虑的时候，反复修改的时间会非常长。而且对于较大的FPGA芯片，手工排放很容易产生错误。检查错误也会耗费大量的时间和精力。

发明内容

针对以上问题，本发明提供一种自动为FPGA芯片排布输入输出模块类型的方法，并可以方便的利用计算机程序完成FPGA芯片输入输出模块类型的自动排布。

本发明提供了一种多封装FPGA芯片自动分配输入输出模块类型的方法，包括以下步骤：结构的创建，该结构用于按顺序存储FPGA芯片要适应的所有封装的管脚；封装的管脚信息的存储，将FPGA芯片所针对的所有封装的管脚信息存入所述结构中；FPGA芯片输入输出模块的类型的分配，将所述结构所记录的管脚按分组一一对应到同组的FPGA芯片的输入输出模块上，按照管脚的定义为每个输入输出模块分配类型。

进一步，所述结构需要保证如下特点：任何封装的所有管脚在该结构中都被按顺序存储，以此保证FPGA芯片的输入输出模块和各封装管脚的连接不产生交叉。同时，所述结构中所存管脚均互不相同，不同封装中相同的管脚在所述结构中仅存储一次。

进一步，所述封装的管脚信息的存储包括存储各封装的管脚，管脚所在的组，以及管脚在每一封装下的具体信息。

进一步，所述管脚所在的组是指与该管脚连接的输入输出模块所在的组。所述输入输出模块的组是指共用一个电源且输入输出电平相同的若干输入输出模块。

进一步，所述在管脚在每一封装下的信息包括封装的名称，管脚的该封装中的序号，以及管脚该封装中的名称。

进一步，所述封装的管脚信息的存储包括以下步骤：首先将最大封装的管脚信息存入所述结构。然后依次选取剩下封装，将所有非供电电源以及普通输入输出的管脚的信息存入所述结构，再利用该封装中已经存入所述结构的管脚以及分组信息的限制确定剩下管脚在所述结构中的存储位置区间，并将其存入该结构。

进一步，所述FPGA芯片输入输出模块的类型的分配包括：将FPGA芯片每边上所有可用的输入输出模块均分为2个组，整个FPGA芯片的输入输出模块共被分为8组。按照所述结构存储的管脚分组信息将每组中的各个管脚依次序对应到同组的输入输出模块上，即可根据各输入输出模块所对应的管脚确定输入输出模块的类型。

进一步，利用计算机程序完成FPGA芯片输入输出模块类型的自动分配。