[发明专利]一种提高系统总线驱动能力的装置及方法

说明书

技术领域

本发明涉及数字数据处理技术领域，尤其涉及一种提高系统总线驱动能力的装置及方法。

背景技术

目前，嵌入式处理器通过系统总线对总线控制器件进行控制操作，比如对Flash(闪存)、SDRAM(同步动态随机存储器)和其它外围器件的操作。为了满足系统总线对多个总线控制器的控制操作，需要提高系统总线的驱动能力。

现有的提高系统总线驱动能力的方法有增加上下拉电阻和增加三态缓冲器等方法，其中，对一些变化较缓慢的信号，比如针对复位、片选和中断等信号，可采用增加上下拉电阻的方法，将信号上拉到电源，根据基尔霍夫定律的KCL定律，信号的驱动电流会有增加；但对于总线信号则需要通过三态缓冲器来提高系统总线的驱动能力，即三态缓冲器主要使信号的输入电流经过三态缓冲器后提高输出电流。根据经验分析，系统总线可以直接驱动4个到5个总线控制器件，但是，当总线控制器件的个数超过5个时，系统总线的可靠性将可能存在问题，因为一般处理器总线接口输出的驱动电流是个固定值，外接的总线控制器件，对输入信号的电流也有一个门限，如果外接总线控制器件较多时，处理器总线接口信号的输出电流就会被分的太小，而不足以驱动某个总线控制器件，将会造成系统的不可靠。

在实现本发明的过程中，发现现有技术中至少存在如下问题：当处理器外围连接有较少的总线控制器件时，外围的总线控制器件可以通过并联的方式接在处理器的总线接口上，但是当总线控制器件较多时，由于系统总线的驱动能力的限制，将无法保证系统运行的可靠性。

发明内容

本发明提供一种提高系统总线驱动能力的装置及方法，通过三态缓冲器对系统总线进行分级驱动，从而提高了系统总线驱动的能力。

为了实现上述目的，本发明提供了一种提高系统总线驱动能力的装置，包括处理器和总线控制器件，其中，还包括：至少两个三态缓冲器，第一级三态缓冲器与所述处理器连接，用于驱动与所述第一级三态缓冲器并接的所述总线控制器件，第二级三态缓冲器与所述第一级三态缓冲器连接，用于驱动与所述第二级三态缓冲器并接的所述总线控制器件。

上述的一种提高系统总线驱动能力的装置，其中，所述装置还包括缓冲后极片选相与，与所述三态缓冲器连接，用于控制所述三态缓冲器的OE发射极开路管脚。

上述的一种提高系统总线驱动能力的装置，其中，所述三态缓冲器的控制总线和地址总线的DIR方向管脚接地。

上述的一种提高系统总线驱动能力的装置，其中，所述三态缓冲器的数据总线的DIR方向管脚与系统总线连接。

为了更好的实现上述目的，本发明还提供了一种提高系统总线驱动能力的方法，其中，包括：

根据处理器的驱动电流决定总线控制器件的个数；

驱动第一级缓冲器和与所述第一级缓冲器并接的所述总线控制器件；

根据经过所述第一级缓冲器的输出电流决定第二级缓冲器所要驱动的总线控制器件的个数。

上述的一种提高系统总线驱动能力的方法，其中，所述方法进一步包括：

所述处理器的读操作信号控制所述第一级缓冲器的数据流动方向，用所述第一级缓冲器输出的读操作信号控制所述第二级缓冲器的数据流动方向。

上述技术方案中的一个技术方案具有如下有益效果：通过三态缓冲器对系统总线进行分级驱动，提高了系统总线的驱动能力，从而实现系统总线对多个总线控制器件的操作，并且系统总线的时序不改变，保证了系统运行的可靠性。

附图说明

图1为本发明的实施例中提高系统总线驱动能力的装置结构示意图；

图2为本发明的是实例中三态缓冲器的结构示意图；

图3为本发明的实施例中三态缓冲器的A口和B口示意图；

图4为本发明的实施例中提高系统总线驱动能力的方法流程图。

具体实施方式

在本发明的实施例中通过在三态缓冲器的后级再加上多个三态缓冲器，然后对三态缓冲器进行分级驱动，从而提高系统总线的驱动能力。

现有的系统总线包括：数据总线、地址总线和控制总线。其中，控制总线包括：CS(片选)、RD(读操作使能)和WE(写操作使能)，当处理器对总线控制器件进行操作时，都是先通过CS进行片选，选中要访问的总线控制器件，然后再对总线控制器件进行寻址操作、写入数据操作或读出数据操作。

本发明的实施例中通过使用多个三态缓冲器，提高系统总线的驱动能力，使处理器能控制多个总线控制器件。根据总线器件的个数又对三态缓冲器进行了分级，按系统总线的方向可以将经过每级三态缓冲器系统总线分为两部分，其中，一部分是地址总线和控制总线，另一部分是数据总线。