[发明专利]电容平均转换器

说明书

背景技术

1、技术领域

[0001]本发明涉及电容平均转换器，尤其涉及但不限于电容平均流水线模数转换器。

2、背景技术

[0002]过去20年间，研究并开发了使用流水线结构的高精度数据转换。成功提出了模拟补偿及数字校正方案，以达到15b分辨率的高精度。模拟补偿方案的主要作用在于补偿开关电容流水级的电容失配，电容失配限制了高分辨率流水线模数转换器(ADC)。

[0003]一种技术是在单独的平均阶段使用专用的基于运放的开关电容级来进行电荷平均。效果不好的是该第一技术功耗高，并且其运行速度限制在20Msps。产生第一个问题的部分原因是主动平均技术，主动平均技术依赖于基于运放的大功率反馈网络。此外，为产生残留信号，该第一技术必须运行在至少三个时钟阶段内。因此，漏掉了大量电流，并且数据转换率也非常低。

[0004]如图1和2所示，提出的另一技术使用被动电容平均方案以降低功耗。该技术将残留信号两次采样到下一流水级的名义上独立的两个电容上。在下个时钟阶段内，在短路的电容上，以平均方式再分布两个电容上的电荷。通过基于运放的开关电容电路来完成该平均过程。开关电容电路还用于残留放大器。可见，该结构中不需要专用平均级，并因此节省了功耗。此外，仅仅将加入较少的开关以控制残留信号的双采样。

[0005]继续参考图1和图2，需要四个时钟阶段以从每个流水级输出残留信号。对于流水级-(i)，在采样阶段Φ1期间，闭合开关S1和S2以获取输入信号。也闭合开关S3和S4以进行底极板采样。可以使用附加采样阶段Φ₂(或比较阶段)来在每个流水级中进行sub-ADC数据转换。(未显示Φ₁和Φ₂的示意图)。这是优选的，但并不排除使用其它的比较技术来消除对附加阶段Φ₂的需要。上述两个时钟阶段内，相关运放是空闲阶段的。

[0006]在放大阶段Φ₃中，采样开关S1，S2，S3和S4是开的，并且使开关电容电路和输入信号绝缘。同时，开关S0和S5的闭合的，并且构告绕运放的环路，以用于带有增益(1+C1S1/C1S2)的残留放大。级(i+1)将级(i)的残留信号采样到电容C1S2。最后阶段Φ4中，交换电容C1S1和C2S1以提供与(1+C2S1/C1S1)略微不同的增益。由于C1S1和C2S2间的内在电容失配，其与增益(1+C1S1/C1S2)是不同的。级(i+1)再次将信号采样到另一采样电容C2S2。这样，通过开关电容，随后再分配两个电容上的电荷，并且获取合成补偿残留信号。这仅受二阶误差影响，该误差非常小，其数量级通常只有10^-6。可见，为正确运行，平均过程至少需要三个时钟阶段，这降低了操作速度。因此，需要一种改进的电容平均转换器。

发明内容

[0007]根据优选实施例，提供了多级电容平均流水线模数转换器。每一级均具有第一开关电容电路和与第一开关电容电路并行的第二开关电容电路。

[0008]第二开关电容电路可与第一开关电容电路相同。优选地，第二开关电容电路可与第一开关电容电路完全相同。

[0009]多极的某一级第一开关电容电路与多极的另一级第一开关电容电路可以相同。可选择的，它们也可以不同。某一级的第二开关电容电路与另一级的第二开关电容电路可以相同。可选择的，它们也可以不同。

[0010]当第一开关电容电路采样输入信号时，第二开关电容电路可用于同时残留信号的放大和平均；当第二开关电容电路采样输入信号时，第一开关电容电路可用于同时残留信号的放大和平均。

[0011]转换器还可进一步包括用于多极的每一级的运算放大器。可以将第一和第二开关电容电路的输出输入给运算放大器，转换期间，运算放大器持续运行。

[0012]多极的每一级均可运行在两个时钟阶段内。对每两个时钟阶段，可产生一残留信号。

[0013]根据另一优选实施例，提供了一种将模拟信号转换为数字信号的方法。在时钟周期的第一阶段，在多极电容平均流水线模数转换器的第一级的第一开关电容电路中采样输入信号。在多极电容平均流水线模数转换器的第一级的第二开关电容电路中对时钟周期先前阶段采样的早期输入信号进行残留放大和平均。在该时钟周期的第二阶段，在第二开关电容电路中采样输入信号，在第一开关电容电路中对时钟周期先前阶段采样的输入信号进行残留放大和平均。第一级平均的残留信号输入给多极的第二级。