[发明专利]制造具有凹陷栅极的半导体器件的方法

说明书

相关申请的交叉引用

本发明要求分别在2006年10月30日和2007年1月31日提交的韩国专利申请10-2006-0105458和10-2007-0009862的优先权，其全文引入本文作为参考。

技术领域

本发明涉及制造半导体器件的方法，更特别地涉及制造含有凹陷栅极的半导体器件的方法。

背景技术

随着半导体器件变得高度地集成，单元晶体管的沟道长度降低。此外，随着对衬底的离子注入掺杂浓度增加，起因于电场增强的结泄漏也增加。因此，难以确保具有典型的平面型晶体管结构的半导体器件的刷新特性。

为此，引入三维凹陷栅极以克服上述限制。根据所述方法，蚀刻衬底中的有源区的一部分以形成凹陷，并在所述凹陷上形成栅极。因此，所述单元晶体管的沟道长度增加，并且对衬底的离子注入掺杂浓度降低，改进了所述半导体器件的刷新特性。

图1说明制造含有典型的凹陷栅极的晶体管的常规方法的横截面图。在衬底11中形成隔离层12以限定有源区。在所述衬底11上形成氧化物图案13和硬掩模图案14。利用所述硬掩模图案14作为蚀刻掩模，部分蚀刻所述衬底11，以形成具有垂直外形的凹陷区域。

然而，最近随着半导体器件变得更高度地集成，单元晶体管的沟道长度进一步降低。因此，在采用常规方法以形成凹陷区域的过程中，所述凹陷区域可能形成为具有V-形外形。结果，可能在隔离层和凹陷区域之间的衬底上形成角状物。即，根据采用浅沟槽隔离(STI)方法以形成隔离层的常规方法，为了使得隔离层填充所述沟槽的间隙，所述STI具有小于90度的角度。同时，因为图案尺寸降低，所述凹陷区域具有V-形外形。因此，在隔离层和凹陷区域的形成之后大量剩余的硅留在所述衬底上，形成角状物。

图2说明典型的凹陷图案的外形的显微照片图。所述凹陷图案具有V-形外形，并且在隔离层和凹陷区域之间的界面上产生角状物A。因为所述凹陷图案具有V-形外形，所以剩余硅的程度很大，并因此角状物的高度很高。因为所述角状物变成导致电流漏泄的应力点，所以所述半导体器件的刷新性能和良品率可能变差。

发明内容

本发明涉及制造半导体器件的方法，尤其是涉及在半导体器件中制造凹陷栅极的方法，其可通过形成具有双外形的凹陷来降低隔离层和凹陷区域之间界面上的角状物高度，所述双外形是通过两步进行的刻蚀工艺得到的，其提供所述凹陷不同的上部外形和下部外形。

根据本发明的一个方面，提供了用于制造半导体器件的方法，包括：在衬底上形成硬掩模图案；利用所述硬掩模图案作为蚀刻阻挡物，在所述衬底内形成第一凹陷并在所述第一凹陷的侧壁上形成钝化层；和通过利用所述钝化层作为蚀刻阻挡物蚀刻所述第一凹陷的底部以形成第二凹陷，其中所述第二凹陷的宽度大于所述第一凹陷的宽度。

附图说明

图1说明制造具有常规凹陷栅极的晶体管的方法的横截面图。

图2说明常规的凹陷栅极的外形的显微照片图。

图3A～3E说明根据本发明的第一实施方案制造具有凹陷栅极的晶体管的方法的横截面图。

图4说明根据本发明的第一实施方案的凹陷栅极的外形的显微照片图。

图5A～5E说明根据本发明第二实施方案制造具有凹陷栅极的晶体管的方法的横截面图。

图6说明根据本发明的第二实施方案的第一凹陷B侧壁上的钝化层C的外形的显微照片图。

图7说明用于对常规的凹陷栅极和根据本发明第二实施方案的凹陷栅极进行比较的显微照片图。

具体实施方式

本发明涉及在半导体器件中制造具有凹陷栅极的晶体管的方法。根据本发明的实施方案，因为通过形成具有凹陷区域上部外形和下部外形不同的的双外形的凹陷区域，隔离层和凹陷区域之间的界面上的角状物的高度降低，所以可以改进所述半导体器件的刷新特性和良品率。

图3A～3E说明根据本发明的第一实施方案制造具有凹陷栅极的晶体管的方法的横截面图。

参考图3A，在衬底31中形成隔离层32以限定有源区。可以采用浅沟槽隔离(STI)方法形成所述隔离层32。在具有隔离层32的所述衬底31上顺序形成第一硬掩模层33和第二硬掩模层34。第一硬掩模层33包括氧化物层，第二硬掩模层34包括非晶碳层。在形成凹陷区域的随后的工艺期间，氧化物层33用作蚀刻阻挡物。在所述非晶碳层34上形成具有目标凹陷区开口的光刻胶图案36。对于另一个实施方案，可以在形成所述光刻胶图案36以前，在所述非晶碳层34上形成防反射层35，用于防止在曝光过程期间的反射。