[发明专利]非易失性存储器件及其制造方法

权利要求书

1.一种非易失性存储器件，其包括：

衬底，在所述衬底中具有被沟槽隔离区相互分开的第一和第二半导体有源区，所述沟槽隔离区中具有沿着其长度延伸的凹槽；

分别在所述第一和第二半导体有源区上延伸的第一和第二浮栅电极；以及

在所述第一和第二浮栅电极之间延伸并且延伸到所述沟槽隔离区中的凹槽的控制电极。

2.根据权利要求1所述的器件，其中，所述凹槽足够深，使得所述沟槽隔离区的第一部分在所述凹槽中的所述控制电极的第一侧壁和所述第一浮栅电极的侧壁之间延伸，并且使得所述沟槽隔离区的第二部分在所述凹槽中的所述控制电极的第二侧壁和所述第二浮栅电极的侧壁之间延伸。

3.根据权利要求1所述的器件，其中，所述沟槽隔离区的第一侧壁限定与所述第一浮栅电极的第一侧壁的界面；并且其中，将所述第一浮栅电极的宽度逐渐变细，使其顶部相对于底部更窄。

4.根据权利要求1所述的器件，其中，所述第一浮栅电极的宽度大于所述第一半导体有源区的宽度。

5.根据权利要求1所述的器件，其中，使用在所述控制电极和所述第一与第二浮栅电极之间延伸的栅间绝缘层为所述凹槽做衬。

6.根据权利要求1所述的器件，其中，所述第一浮栅电极的最大宽度大于所述第一半导体有源区的上表面的宽度。

7.根据权利要求6所述的器件，其中，将所述第一浮栅电极的宽度逐渐变细，使其顶部相对于底部更窄。

8.根据权利要求7所述的器件，其中所述第一浮栅电极的最小宽度小于所述第一半导体有源区的上表面的宽度。

9.一种非易失性存储器件，其包括：

具有沟槽的半导体衬底，所述沟槽被至少部分地填充有电绝缘沟槽隔离区，所述沟槽隔离区中具有沿着其长度延伸的沟槽形的凹槽；

在邻近所述沟槽隔离区延伸的所述半导体衬底的第一部分上的第一浮栅电极；以及

在所述沟槽形的凹槽中以及在所述第一浮栅电极上延伸的控制电极。

10.根据权利要求9所述的非易失性存储器件，进一步包括在邻近所述沟槽隔离区延伸的所述半导体衬底的第二部分上的第二浮栅电极。

11.根据权利要求10所述的非易失性存储器件，其中，所述第一和第二浮栅电极具有相对的侧壁；并且其中，所述沟槽形的凹槽的中心处在与所述相对的侧壁相等距离的位置上。

12.一种形成非易失性存储器件的方法，其包括：

在半导体衬底中的并排位置处形成第一和第二沟槽隔离区，从而限定在所述第一和第二沟槽隔离区之间的半导体有源区；

在所述半导体有源区的上表面上形成浮栅电极；

在所述浮栅电极的侧壁和上表面上形成电绝缘层；

回蚀所述电绝缘层，以限定在所述浮栅电极的侧壁上的侧壁绝缘隔离片；以及

使用所述侧壁绝缘隔离片作为蚀刻掩模，选择性地蚀刻所述第一和第二沟槽隔离区的上表面，以限定其中的沟槽形的凹槽。

13.根据权利要求12所述的方法，进一步包括：

去除所述侧壁绝缘隔离片，以暴露所述浮栅电极的侧壁；以及

回蚀所述浮栅电极的侧壁足够的时间，从而使得所述浮栅电极逐渐变细使其顶部相对于底部更窄。

14.根据权利要求12所述的方法，进一步包括：

去除所述侧壁绝缘隔离片，以暴露所述浮栅电极的侧壁；

使用栅间介电层为所述沟槽形的凹槽做衬；以及然后

利用控制电极的部分来填充所述沟槽形的凹槽。