[发明专利]半导体器件及其形成方法

说明书

本专利申请要求在2006年10月19日提交的韩国专利申请No.2006-0101957的外国优先权益，其整体内容在此处通过引用结合到本申请中。

技术领域

此处公开的示例性实施例通常涉及线的形成，更具体地，涉及半导体器件中的位线的形成。此处公开的示例性实施例还涉及诸如非易失存储器器件的半导体器件中的位线以及其形成方法。

背景技术

随着半导体器件变得日益集成化，图案的宽度和相邻图案之间的间距减小。传统上，通过执行多种光刻工艺形成细微图案。然而，随着半导体器件集成程度的提高，该光刻工艺中的失准容限减小。因此，在光刻工艺过程中细微图案(例如，接触)常常相对于下面的导电区域失准。例如，即使在用于形成位线的光刻工艺过程中发生轻微程度的失准，由此仍使一个位线与相邻的位线桥接。而且，由于光刻工艺容限的减小，相邻的位线可能变得相互电气连接。

发明内容

此处描述的示例性实施例提供了一种导电线结构以及其形成方法。此处描述的示例性实施例还提供了一种包括位线的非易失存储器器件以及其形成方法。此处描述的示例性实施例还提供了一种包括非易失存储器器件的存储器卡。此处描述的示例性实施例还提供了一种包括非易失存储器器件的堆叠存储器器件。

此处示例性描述的一个实施例的特征在于，一种用于形成导电线的方法，其包括：在基板上形成绝缘层，该基板包括多个第一区域和多个第二区域，每个第二区域设置在相邻的第一区域之间；在绝缘层上形成多个第一导电线，该第一导电线通过各个穿过绝缘层的第一接触，电气连接到各个第一区域；在第一线的侧壁上形成多个隔层；通过移除多个隔层中的相邻隔层之间的绝缘层，在相邻的第一接触之间形成多个接触孔，该接触孔使各个第二区域暴露；并且形成多个第二接触，其填充各个接触孔，并且形成多个第二导电线，其电气连接到各个第二接触。

此处示例性描述的另一实施例的特征在于，一种形成非易失存储器器件的方法，其包括：在具有多个有源区的基板上形成串选择线、地选择线、以及在串选择线和地选择线之间的多个字线，串选择线和地选择线以及多个字线与有源区交叉；形成绝缘层，其覆盖地选择线、串选择线和多个字线；对绝缘层构图，以形成多个第一接触孔；在各个第一接触孔中形成多个第一接触，并且形成多个第一位线，其电气连接到各个第一接触；在第一位线的侧壁上形成多个隔层；通过移除多个隔层中的相邻隔层之间的绝缘层，在多个第一接触孔中的相邻的第一接触孔之间形成第二接触孔；并且在第二接触孔中形成第二接触，并且形成第二位线，其电气连接到第二接触。

此处示例性描述的另一实施例的特征在于，一种堆叠存储器器件，其包括：多个基板，其具有至少两个堆叠基板；和存储器器件，其设置在至少一个基板上。在该实施例中，可以根据前面段落中公开的方法形成该存储器器件。

此处示例性描述的另一实施例的特征在于，一种存储器卡，其包括：微处理器；和联接到微处理器的存储器器件。在该实施例中，可以根据前面段落中公开的方法形成该存储器器件。

此处示例性描述的另一实施例的特征在于，一种半导体器件，其包括：多个第一位线和连接到各个第一位线的多个第一接触；在每个第一位线的侧壁上形成的隔层；以及，自对准地设置在相邻的隔层之间的第二位线和与第二位线自对准并且与之连接的第二接触。

此处示例性描述的另一实施例的特征在于，一种非易失存储器器件，其包括：基板，其包括多个由器件隔离区限定的有源区；串选择线、地选择线以及设置在串选择线和地选择线之间的多个字线，串选择线和地选择线以及多个字线与有源区交叉；绝缘层，其覆盖串选择线、地选择线、多个字线和有源区；第一接触，其穿过绝缘层并且电气连接到奇数有源区；第一位线，其电气连接到各个第一接触；隔层，其在第一位线的侧壁上形成；以及，第二位线，其自对准地设置在相邻的隔层之间，和第二接触，其与第二位线自对准并且与之连接。