[发明专利]在与非闪存阵列中施加读电压的方法

说明书

相关专利申请的交叉引用

本申请要求于2006年10月30日在韩国知识产权局提交的韩国专利申请第10-2006-0105816号的优先权，其公开内容通过引用整体结合于此。

技术领域

本发明涉及半导体存储器件，更具体地，涉及操作NAND(与非)型闪存阵列的方法。

背景技术

闪存器件是非易失性半导体存储器件，其已在数码照相机、计算机移动电信终端存储卡等等中广泛使用。闪存器件主要可以分类为两种类型：NOR(或非)型闪存器件和NAND型闪存器件。NOR型闪存器件适用于高速编程和读操作，但是不适用于高集成密度，因为接触孔形成在每个单元晶体管的源极和漏极区域。NAND型闪存器件可以适用于高集成密度，因为多个单元晶体管串联以形成一串。

图1是传统NAND型闪存阵列100的电路图。参见图1，存储单元阵列100包括多个分别连接到位线BL0和BL1的单元串(cell string)110。每个单元串110包括串选择晶体管SST、接地选择晶体管GST、和多个串联在选择晶体管GST和SST之间的存储单元MC0到MCm。串选择晶体管SST包括连接到位线BL0的漏极和连接到串选择线SSL的栅极。接地选择晶体管GST包括连接到公共源极线CSL的源极和连接到接地选择线GSL的栅极。连接至字线WL0到WLm的存储单元MC0到MCm串联在串选择晶体管SST的源极和接地选择晶体管GST的漏极之间。

将描述在NAND型闪存阵列上执行的编程操作和读操作。首先，例如在对其执行编程操作之前，擦除存储单元阵列100的存储单元MC0到MCm以具有-1V的阈值电压。接着，通过将高编程电压Vpgm(例如18-20V)施加到所选择的存储单元MC1的字线WL1，将选择的存储单元MC1编程为具有高阈值电压，以便编程存储单元MC0到MCm。未选择的其它存储单元MC0以及MC2到MCm的阈值电压是常数。

图2是图1图解说明的NAND型闪存阵列100的读操作的时序图。参见图2，在位线预充电部分，位线BL0和BL1被预充电至预充电电压，并且将0V施加到串选择线SSL、接地选择线GSL、公共源极线CSL和所有的字线WL0到WLm。在读部分，将0V施加到所选择的存储单元MC1的字线WL1；将大于编程的存储单元的阈值电压的读电压Vread(例如4V到5V)施加到未选择的存储单元MC0和MC2到MCm的字线WL0和WL2到W1m、串选择线SSL、以及接地选择线GSL。因此，取决于是否有电流流经所选择的存储单元MC1的单元串110来确定该存储单元MC1是“导通”单元还是“截止”单元。

但是，当重复执行读操作时，存储单元的读干扰特性会使得“导通”单元被感觉为“截止”。也就是说，在读操作期间，电子会逐渐地被注入到存储单元晶体管的浮置栅极，由此，当读电压Vread被施加到“导通”存储单元的字线时，“导通”存储单元可能几乎变成“截止”存储单元。

在如图3图解说明的集成单元串110的截面，串选择线SSL、接地选择线GSL、和连接到选择晶体管SST和GST的栅极以及存储单元MC0到MCm的字线WL0到WLm都以预定间隔形成。而且，存储单元MC0到MCm具有由半导体基板和浮置栅极之间的隧穿氧化层确定的电容C_tun比由浮置栅极和控制栅极之间的电介质层确定的电容C_ONO的耦合率(coupling ratio)。该耦合率通过下式计算：

Cr=CONO(CONO+Ciun)---(1)]]>