[发明专利]处理装置和处理模块无效
申请号: | 200710184936.4 | 申请日: | 2007-10-30 |
公开(公告)号: | CN101175282A | 公开(公告)日: | 2008-05-07 |
发明(设计)人: | 佐藤富由太;福田直树 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H04Q7/32 | 分类号: | H04Q7/32;G06F15/16 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 李辉 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 处理 装置 模块 | ||
技术领域
本发明涉及一种包括主处理模块和连接到该主处理模块的多个从处理模块的处理装置,还涉及该处理装置中包括的处理模块。具体地讲,本发明涉及一种处理装置和处理模块,其中该处理装置的高速缓冲存储器的总成本得以降低且该处理装置的总处理速度得以提高。
背景技术
近年来,移动电话业务不断发展,发送和接收诸如声音和图像的大量数据的无线网络正在普及。因此,要求基站收发机能够应对由于移动电话业务的发展和无线网络的普及而引起的通信量增长。随着这种情况的出现,使用由多处理器形成的处理装置作为基站收发机,该多处理器使用具有共享存储器的一个主处理模块和处于主处理模块控制下的多个从处理模块。
图1是概念性地示出常规处理装置的结构的框图。在图1中,标号1000表示用作基站收发机的处理装置。处理装置1000包括一个主处理模块1100和多个从处理模块1200。主处理模块1100和从处理模块1200通过构成为总线拓扑的连接缆线而互连。
主处理模块1100包括CPU 1110和共享存储器1120。每个从处理模块1200都包括CPU 1210、高速缓冲存储器1220以及表示记录在高速缓冲存储器1220中的内容的管理表1230。在每个从处理模块1200中所包含的高速缓冲存储器1220中,记录有主处理模块1100的共享存储器1120中所记录的数据的一部分。
当从处理模块1200需要访问共享存储器1120中所记录的数据时,从处理模块1200通过查阅自己的管理表1230来确定自己的高速缓冲存储器1220中是否记录了所必需的数据。当自己的高速缓冲存储器1220中记录了所必需的数据时,从处理模块1200访问记录在自己的高速缓冲存储器1220中的数据。当自己的高速缓冲存储器1220中没有记录所必需的数据时,从处理模块1200获得通信权(总线使用权),然后访问主处理模块1100,更具体地说,访问记录在主处理模块1100中所包括的共享存储器1120中的数据。该访问结果被反映在所有从处理模块1200的高速缓冲存储器1220中。
例如,日本专利申请特开No.H07-225737中公开了这种系统。
发明内容
在如上所述的常规处理装置中,由于每个从处理模块都具有高速缓冲存储器,所以装置的总成本增加。
此外,在常规处理装置中,为了使记录在主处理模块中所包括的共享存储器中的数据与记录在从处理模块中所包括的高速缓冲存储器中的数据一致,必须将主处理模块的共享存储器中的数据变化结果同时反映在从处理模块的高速缓冲存储器中,以致连接被限于其中多个从处理模块通过一条总线多连接的总线拓扑。此外,在总线拓扑中,因为电气条件的限制,可以连接到主处理模块的从处理模块的数量受到限制,且当总线上发生异常时,会造成所有通信都无法进行。
此外,在常规处理装置中,由于多个从处理模块通过总线多连接,所以直到一个从处理模块获得了访问主处理模块的共享存储器的通信权,才读取记录在共享存储器中的数据并释放通信权,该访问结果被反映在从处理模块的高速缓冲存储器中,其他从处理模块不得不等待访问共享存储器。因此,总的处理时间增加。
在常规处理装置中,当多个从处理模块访问记录在主处理模块的共享存储器中的相同数据时,在一个从处理模块访问了该数据并将其结果反映在所有从处理模块的高速缓冲存储器中之后,等候访问该数据的其他处理模块才获得通信权。但是,在此情况下,尽管所必需的数据反映在所有从处理模块的高速缓冲存储器中,但是由于新获得通信权的从处理模块访问该主处理模块的共享存储器,因此总的处理时间还是增加了。
鉴于这种情况提出本发明,其主要目的是提供一种处理装置和该处理装置中包括的处理模块,通过采用其中仅在主处理模块中设置通常设置在每个从处理模块中的高速缓冲存储器的结构,可以实现装置的总成本的降低,无需在每个从处理模块中都设置高速缓冲存储器。
本发明的另一目的是提供一种处理装置和该处理装置中包括的处理模块,其中不仅可以形成总线拓扑而且可以形成星形拓扑,因此与形成总线拓扑时相比较,可以增加大量的从处理模块,可以构建与形成总线拓扑时相比对通信故障更有抵抗力的系统,并且与形成总线拓扑时不同,即使在一个从处理模块访问主处理模块时,总线也不被独占,从而可以实现有效的内部通信。
本发明的另一目的是提供一种处理装置,其中,由于从处理模块访问主处理模块的处理速度高的从记录单元,因此可以缩短总的处理时间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710184936.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于车辆驱动系统的控制设备
- 下一篇:二次电池及其制造方法