[发明专利]半导体集成电路无效
申请号: | 200710186572.3 | 申请日: | 2007-12-12 |
公开(公告)号: | CN101207115A | 公开(公告)日: | 2008-06-25 |
发明(设计)人: | 水谷阳介 | 申请(专利权)人: | 三洋电机株式会社;三洋半导体株式会社 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L25/18;H01L25/065;H01L27/02;H01L23/48 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 李香兰 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 集成电路 | ||
1.一种半导体集成电路,其将多个半导体芯片安装在同一封装内,
该半导体集成电路具备切断机构,其停止从一个半导体芯片向其他的半导体芯片供给电源电压。
2.如权利要求1所述的半导体集成电路,其特征在于,
所述多个半导体芯片包含:
具有逻辑电路的第一半导体芯片;和
具有半导体存储器的第二半导体芯片。
3.如权利要求2所述的半导体集成电路,其特征在于,
所述切断机构是由MOS晶体管构成的开关元件,
所述开关元件在待机模式时,根据来自设置在所述第一半导体芯片中的电源控制电路的控制信号,停止从所述第一半导体芯片向所述第二半导体芯片供给电源电压。
4.一种半导体集成电路,其具有:
第一半导体芯片,其具有由多个I/O单元构成的第一I/O单元组和由多个I/O单元构成的第二I/O单元组;和
第二半导体芯片,其具有由多个I/O单元构成的第三I/O单元组,并且安装在所述第一半导体芯片上,
所述第一I/O单元组,用于与外部电路进行连接,所述第二I/O单元组与所述第三I/O单元组连接,
所述第二I/O单元组中设有切断机构,其切断与所述第三I/O单元组的电连接。
5.如权利要求4所述的半导体集成电路,其特征在于,
所述第一半导体芯片上设有用于向所述第二半导体芯片供给电源电压的电源线,
所述第一I/O单元组把从所述外部电路供给的所述电源电压提供给所述电源线,
所述第二I/O单元组把所述电源电压提供给所述第三I/O单元组,
所述切断机构设置在每个所述第二I/O单元组中,在待机模式时切断从所述第二I/O单元组向所述第三I/O单元组供给的所述电源电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社;三洋半导体株式会社,未经三洋电机株式会社;三洋半导体株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710186572.3/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类