[发明专利]半导体装置、层叠型半导体装置以及内插器基板无效
申请号: | 200710192720.2 | 申请日: | 2007-11-16 |
公开(公告)号: | CN101183670A | 公开(公告)日: | 2008-05-21 |
发明(设计)人: | 细野真行;柴田明司;稻叶公男 | 申请(专利权)人: | 日立电线株式会社 |
主分类号: | H01L23/488 | 分类号: | H01L23/488;H01L23/498;H01L23/13;H01L25/00 |
代理公司: | 北京银龙知识产权代理有限公司 | 代理人: | 钟晶 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 层叠 以及 内插 器基板 | ||
1.一种半导体装置,其具备半导体元件、内插器基板、连接层以及外部端子,其中,所述内插器基板具有导电连接所述半导体元件的配线图案和形成有该配线图案的绝缘基板,所述连接层将所述半导体元件和所述内插器基板之间接合,外部端子是所述内插器基板上配置的焊球等,
其特征在于,所述绝缘基板中,在所述半导体元件的外侧配置的所述外部端子的搭载部弯曲,所述绝缘基板的未弯曲部分和弯曲部分相对,以形成空隙。
2.根据权利要求1所述的半导体装置,其特征在于,在所述空隙中,可以填充阻焊剂、应力缓和弹性物或者代替弹性物的连接层。
3.一种半导体装置,其具备半导体元件、内插器基板、连接层以及外部端子,其中,所述内插器基板具有导电连接所述半导体元件的配线图案和形成有该配线图案的绝缘基板,所述连接层将所述半导体元件和所述内插器基板之间接合,所述外部端子是所述内插器基板上配置的焊球等,
其特征在于,所述绝缘基板形成具有高低差的段差部,以使在所述半导体元件的外侧配置的所述外部端子的搭载部和所述半导体元件的搭载部不在同一平面上。
4.一种半导体装置,其具备半导体元件、内插器基板、连接层以及外部端子,其中,所述内插器基板具有导电连接所述半导体元件的配线图案和形成有该配线图案的绝缘基板,所述连接层将所述半导体元件和所述内插器基板之间接合,所述外部端子是所述内插器基板上配置的焊球等,
其特征在于,所述绝缘基板,在比所述半导体元件的搭载部更靠外侧的位置上形成狭缝。
5.根据权利要求4所述的半导体装置,其特征在于,所述狭缝形成于所述半导体元件的搭载部和在所述半导体元件的外侧配置的所述外部端子的搭载部之间。
6.根据权利要求4或5所述的半导体装置,其特征在于,所述狭缝相对于所述半导体元件的搭载部的长边或短边平行地形成,完全或部分地分离所述半导体元件的搭载部和在所述半导体元件的外侧配置的所述外部端子的搭载部。
7.根据权利要求4至6中任一项所述的半导体装置,其特征在于,所述狭缝相对于所述半导体元件的搭载部的长边或短边垂直地形成,完全或部分地分离在所述半导体元件的外侧配置的所述外部端子的搭载部。
8.根据权利要求1至7中任一项所述的半导体装置,其特征在于,所述连接层具有应力缓和弹性物连接层或代替弹性物的连接层。
9.根据权利要求1至8中任一项所述的半导体装置,其特征在于,所述半导体装置是BGA型、CSP型、SIP型的半导体装置,或是BGA型、CSP型、SIP型的复合体MCP,即多芯片封装的半导体装置。
10.一种层叠型半导体装置,其特征在于,利用所述外部端子,将权利要求1至9的任一项所述的半导体装置多个层叠而成。
11.一种内插器基板,其具有导电连接半导体元件的配线图案和形成有该配线图案的绝缘基板,其特征在于,所述绝缘基板中,在所搭载的半导体元件的外侧配置的焊球等外部端子的搭载部弯曲,该绝缘基板的未弯曲部分和弯曲部分相对,以形成空隙。
12.一种内插器基板,其具有导电连接半导体元件的配线图案和形成有该配线图案的绝缘基板的内插器基板,其特征在于,所述绝缘基板形成具有高低差的段差部,以使半导体元件的搭载部和在所搭载的半导体元件的外侧配置的焊球等外部端子的搭载部不在同一平面上。
13.一种内插器基板,其具有导电连接半导体元件的配线图案和形成有该配线图案的绝缘基板,其特征在于,所述绝缘基板在比半导体元件的搭载部更靠外侧的位置上形成狭缝。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日立电线株式会社,未经日立电线株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710192720.2/1.html,转载请声明来源钻瓜专利网。