[发明专利]用于在线程之间通信的方法和装置

说明书

技术领域

本发明的实施例一般涉及计算机处理器。

背景技术

计算机通常包括用于存储程序的主存储器和用于执行在主存储器中存储的程序的处理器。在一些情况下，处理器可能包括多处理核其可以用于同时处理来自执行的多线程的数据(例如来自多程序，来自多处理，和/或来自多线程)。如本领域技术人员已知的，在处理随后的线程之前例如，通过同时处理线程(同时的多线程)或通过在短时间内处理每个线程(例如按照预定的优先级)，每个处理核本身可以被用于处理执行的多线程。

一般期望使得尽可能多的处理核每个都同时处理尽可能多的线程，以便从处理器获得最大的处理能力和效率。例如，多个线程可以用于执行应用，例如执行三维图形呈现的视频游戏、音响效果、物理模拟、玩家输入/输出和其他功能。为向视频游戏玩家提供最真实的体验，可能期望使得每个线程执行给定的功能(例如一个线程可能绘制三维场景，也称为呈现，而另外的线程执行物理计算)，这在设定的时间内需要一定量处理能力。例如，如果处理器是用于在视频游戏中呈现由视频游戏玩家执行的动作的三维序列，则可能期望按照序列快速呈现每个图片(称为帧)，使得动作显得平滑地发生(例如，如果由视频游戏玩家执行的动作为跳跃，则可能期望跳跃象真实生活中的跳跃一样向上和向下平滑地发生)。

为维持执行线程的同时执行，处理器可以配置为有效地从计算机的主存储器取回数据和/或用于每个执行线程的指令。在一些情况下，取回的数据和指令可以放置在称为高速缓存的一个或多个小的存储器中，其可以位于与处理器相同的芯片上。高速缓存也可能是按等级排列，例如，使得第一高速缓存(称为二级高速缓存，或L 2高速缓存)由处理器中的每个处理核共享，而将多个较小的高速缓存(称为一级，或L1高速缓存)提供给给定的处理核或处理核的组。当线程所请求的数据和指令在处理器高速缓存之一中不可用时，处理器可能从主存储器请求数据和指令。

尽管请求的数据和指令是从主存储器取回，但请求数据和指令的线程的执行可以暂时被处理核中止，以便为满足请求提供时间。在一些情况下，其他的线程可以执行，而请求数据和指令的线程被中止。然而，如果过多的线程被中止以等待数据和指令，则处理器中的一个或多个处理核可以在从主存储器取回数据和指令的同时，保持空闲。

当处理器提供执行多线程的多个核，每个线程也可以为处理器的高速缓存空间的使用与其他的线程竞争。例如，因为处理器中的高速缓存空间可能比计算机的主存储器小，高速缓存空间可能不是足够大到可以保持由每个执行的核执行的每个线程的所有的数据和指令。因而，当给定的处理核从执行第一线程切换到执行第二线程时，可以从高速缓存移除用于第一线程的数据和指令并且替换为用于第二线程的数据和指令。如果随后恢复第一线程的执行，则第一线程可能再次中止，同时从主存储器取回用于第一线程的数据和指令并且放回到处理器的高速缓存中。在从主存储器取回数据和指令的同时中止执行的线程可能降低处理器的效率。

当处理器中的多线程从主存储器访问数据和指令时，向和从主存储器传输的数据量(称为消耗的存储器带宽)可能随着每个线程向和从主存储器发送数据而显著地增加。当消耗的存储器带宽增加时，随着其他的访问的执行，线程的每个后续的访问会慢速执行(例如相对于主存储器未由多线程访问时的单个访问慢速，例如，当消耗的存储器带宽为低时)。如上所述，等待存储器访问得以执行的线程可以被中止，因而降低了处理器的效率。

当给定线程的执行试图访问由处理器正在执行的另一个线程的执行的数据和/或指令时，由线程的执行访问的数据和指令可能进一步复杂化。当线程的执行彼此共享数据和指令时，如果不在处理器的通常有限的高速缓存空间中移除其他的数据和指令，将难以有效地在存储器中共享数据和指令。如上所述，随着数据和指令从处理器的高速缓存空间被移除，并且随着其他的数据和指令被从主存储器取回，消耗的存储器带宽以及访问时间可以增加，因而降低了处理器的效率。

当由处理器执行的线程的执行过频繁地中止时，由处理器执行的应用的性能也会受到不利影响。例如，如上所述关于呈现由视频游戏玩家执行的动作的三维序列的视频游戏，可能期望使得动作显得平滑和没有任何的中止。然而，当由于例如上述情形之一引起的慢的存储器访问使得执行呈现的线程中止时，呈现序列会受到中止的不利影响，这导致了不平滑的动作序列。

因此，所需要是改善的方法和装置，用于管理处理器中的存储器访问。还需要是改善的方法和装置，用于利用处理器呈现三维场景。

发明内容