[发明专利]半导体开关电路无效
| 申请号： | 200710192805.0 | 申请日： | 2007-11-20 |
| 公开（公告）号： | CN101188414A | 公开（公告）日： | 2008-05-28 |
| 发明（设计）人： | 木原秀之;鹈饲友弘;稻垣清贵 | 申请（专利权）人： | 松下电器产业株式会社 |
| 主分类号： | H03K17/687 | 分类号： | H03K17/687 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 邸万奎 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 开关电路 | ||
1.一种半导体开关电路，包括：
用于导通的第一和第二MOS晶体管，在第一输入/输出端子和第二输入/输出端子之间共有源极，而且被串联连接；
第三和第五MOS晶体管，其漏极被连接到所述第一MOS晶体管的栅极；
第四和第六MOS晶体管，其漏极被连接到所述第二MOS晶体管的栅极；以及
控制端子，被连接到所述第三至第六MOS晶体管的栅极，
所述第三和第四MOS晶体管的源极和背栅被连接到所述第一和第二MOS晶体管的源极。
2.一种半导体开关电路，包括：
用于导通的第一和第二MOS晶体管，在第一输入/输出端子和第二输入/输出端子之间共有源极，而且被串联连接；
第三和第四MOS晶体管，构成对所述第一和第二MOS晶体管的栅极电位进行控制的源极跟随器；以及
第五和第六MOS晶体管，对所述第三和第四MOS晶体管的栅极电位进行控制；以及
控制端子，被连接到所述第三至第六MOS晶体管的栅极，
所述第三和第五MOS晶体管的漏极被连接到所述第一MOS晶体管的栅极，所述第四和第六MOS晶体管的漏极被连接到所述第二MOS晶体管的栅极，所述第三和第四MOS晶体管的源极和背栅被连接到所述第一和第二MOS晶体管的源极。
3.一种半导体开关电路，包括：
用于导通的第一和第二MOS晶体管，在第一输入/输出端子和第二输入/输出端子之间共有源极，而且被串联连接；
第一反相器，其高电位端电源被连接到所述第一MOS晶体管的源极和背栅，而且其输出被连接到所述第一MOS晶体管的栅极；
第二反相器，其高电位端电源被连接到所述第二MOS晶体管的源极和背栅，而且其输出被连接到所述第二MOS晶体管的栅极；以及
控制端子，被连接到所述第一和第二反相器的输入。
4.如权利要求3所述的半导体开关电路，其中，
所述第一和第二反相器为由P型MOS晶体管和N型MOS晶体管构成的CMOS反相器结构。
5.如权利要求1或权利要求2所述的半导体开关电路，其中，
所述第三和第四MOS晶体管的源极通过电阻而被连接到所述第一和第二MOS晶体管的源极。
6.如权利要求1或权利要求2所述的半导体开关电路，其中，
由P型MOS晶体管构成所述第一至第四MOS晶体管，由N型MOS晶体管构成所述第五和第六MOS晶体管，通过对所述控制端子施加正电压而使所述第一输入/输出端子和所述第二输入/输出端子之间处于导通状态。
7.如权利要求1或权利要求2所述的半导体开关电路，其中，
由N型MOS晶体管构成所述第一至第四MOS晶体管，由P型MOS晶体管构成所述第五和第六MOS晶体管，通过对所述控制端子施加负电压而使所述第一输入/输出端子和所述第二输入/输出端子之间处于导通状态。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社，未经松下电器产业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710192805.0/1.html，转载请声明来源钻瓜专利网。
