[发明专利]晶粒重新配置的封装结构中使用预先配置的扇出结构

说明书

技术领域

本发明是有于一种半导体结构的封装方法，特别是利将晶粒上的焊垫重新配置于衬底上时，与衬底上的金属线段形成电性连接的封装结构及其方法。

背景技术

半导体的技术已经发展的相当的迅速，因此微型化的半导体晶粒(Dice)必须具有多样化的功能的需求，使得半导体晶粒必须要在很小的区域中配置更多的输入/输出垫(I/O pads)，因而使得金属接脚(pins)的密度也快速的提高了。因此，早期的导线架封装技术已经不适合高密度的金属接脚；故发展出一种球阵列(Ball Grid Array：BGA)的封装技术，球阵列封装除了有比导线架封装更高密度的优点外，其锡球也比较不容易损害与变形。

随着3C产品的流行，例如：行动电话(Cell Phone)、个人数字助理(PDA)或是iPod等，都必须要将许多复杂的系统芯片放入一个非常小的空间中，因此为解决此一问题，一种称为“晶片级封装(wafer level package；WLP)”的封装技术已经发展出来，其可以在切割晶片成为一颗颗的晶粒之前，就先对晶片进行封装。美国第5,323,051号专利即揭露了这种“晶片级封装”技术。然而，这种“晶片级封装”技术随着晶粒有源面上的焊垫(pads)数目的增加，使得焊垫(pads)的间距过小，除了会导致信号耦合或信号干扰的问题外，也会因为焊垫间距过小而造成封装的可靠度降低等问题。因此，当晶粒再更进一步的缩小后，使得前述的封装技术都无法满足。

为解决此一问题，美国第7,196,408号专利已揭露了一种将完成半导体工艺的晶片，经过测试及切割后，将测试结果为良好的晶粒(good die)重新放置于另一个衬底之上，然后再进行封装工艺，如此，使得这些被重新放置的晶粒间具有较宽的间距，故可以将晶粒上的焊垫适当的分配，例如使用横向延伸(fan out)技术，因此可以有效解决因间距过小，除了会导致信号耦合或信号干扰的问题。

然而，为使半导体芯片能够有较小及较薄的封装结构，在进行晶片切割前，会先对晶片进行薄化处理，例如以背磨(backside lapping)方式将晶片薄化至2-20mil，然后再切割成一颗颗的晶粒。此一经过薄化处理的晶粒，经过重新配置在另一衬底上，再以注模方式将多个晶粒形成一封装体；由于晶粒很薄，使得封装体也是非常的薄，故当封装体脱离衬底之后，封装体本身的应力会使得封装体产生翘曲，增加后续进行切割工艺的困难。

另外，在晶片切割之后，重新配置在另一个衬底时，由于新的衬底的尺寸较原来的尺寸为大，因此在后续植球工艺中，会无法对准，其封装结构可靠度降低。

此外，由于晶粒重新配置的制造方法的时间较长，会造成制造成本的增加，为此，本发明提供一种由晶粒与衬底上的金属接点电性连接的晶粒重新配置的封装方法，其可以有效地节省制造的时间，进而达到降低制造成本。

发明内容

有鉴于发明背景中所述的制造时间较长及制造成本高的问题，本发明的主要目的在提供一种将重新配置的晶粒上的焊垫与衬底上的金属线段形成电性连接的晶粒重新配置的封装方法，来节省制造的时间，进而降低制造成本。

本发明的另一主要目的在提供一种将重新配置的晶粒与衬底上的金属线段形成电性连接的晶粒重新配置的封装方法，是在封装体的表面上形成多条切割道，可防止封装体在脱模后，产生翘曲的现象，而影响切割晶粒时的良率。

本发明的另一主要目的在提供一种晶粒重新配置的封装方法，其可以将12英寸晶片所切割出来的晶粒重新配置于8英寸晶片的衬底上，如此可以有效运用8英寸晶片的即有的封装设备，而无需重新设立12英寸晶片的封装设备，可以降低12英寸晶片的封装成本。

本发明的还有一主要目的在提供一种晶粒重新配置的封装方法，使得进行封装的芯片都是“已知是功能正常的芯片”(Known good die)，可以节省封装材料，故也可以降低工艺的成本。