[发明专利]静电放电保护电路与方法

说明书

技术领域

本发明是关于一种静电放电保护(electrostatic dischargeprotection)，特别是关于一种应用于大信号电路的静电放电保护电路与方法。

背景技术

图1A为一个已知静电放电保护电路的架构图。静电放电保护电路100是设置于输出电路110输出端，并包含一箝制电路(clamping circuit)120与二个串接的二极管(diode)D_p1、D_n1，同时，输出电路110与箝制电路120都跨接于第一工作电压V_dd与第二工作电压V_SS之间。箝制电路120包含静电放电单元130以及ESD检测电路140。其中，静电放电单元130由NMOS晶体管(transistor)T_N所构成，而ESD检测电路140则由电阻R₁、电容C₁、反向器D₁所组成。

当有静电经由输出接点、电压源(V_dd、V_SS)等灌入输出电路110时，ESD检测电路140会触发静电放电单元130，使静电放电电流经由静电放电单元130流出，而不会破坏输出电路110。然而，大信号电路或功率放大器的输出电压V_out的直流电平通常为V_dd，在正常操作下，输出信号的振幅可到达2 x V_dd(亦即电压摆动幅度(swing)S是V_dd)，此时V_out与V_dd之间有V_dd的压降，若电路只串接一个二极管D_p1，将会使二极管D_p1导通(导通电压约0.7V)，而输出电压V_out高于(V_dd+0.7v)的部分将被二极管D_p1截掉，如图1B所示。

为解决上述已知技术的问题，申请人于一台湾专利申请案(申请案号：95110192)揭露了一种静电放电保护电路，其架构图如图2所示。请参考图2，静电放电保护电路200是设置于功率放大器210的输出端，包含箝制电路120、电感器L、二极管(diode)D_n1以及二极管串联D_p1～D_p5。请注意，在这里二极管串联包含五个二极管D_p1～D_p3只是一个例子，实际上，二极管串联的数量M必须大于或等于(电压摆动幅度S/二极管的导通电压)。当输出接点P_o上出现正的ESD电压(对V_SS)时，输出接点P_o与第一工作电压V_dd之间的二极管串联D_p1～D_p5会导通，并且触发箝制电路120来导通大电流，以避免功率放大器210受到损伤。同时，输出电压V_out的电压摆动幅度S也不再受静电放电保护电路200所限制，呈现完美对称的波形。

然而，相较于静电放电保护电路100，当输出接点P_o上出现该正ESD电压时，因为二极管串联D_p1～D_p5的二极管个数增加，造成二极管串联导通电阻R_d增加(或导通路径增加)，使得NMOS晶体管T_N的导通时间增加(因为导通时间t＝R x C₁，其中R是电阻R₁与二极管串联导通电阻R_d串联后的等效电阻)，进而提高ESD电压灌入功率放大器210的机率，因此降低了箝制电路120保护功率放大器210的保护能力。为解决上述问题，申请人进一步提出本发明。

发明内容

本发明目的之一在于提供大信号电路所产生的输出电压摆幅，不被静电放电保护电路所限制，在输出接点有静电放电电压产生时，可以利用静电放电保护电路中最短的导通路径，将静电放电电流快速导出。