[发明专利]高压器件的离子注入方法

说明书

本申请要求享有2006年12月29日提交的韩国专利申请No.10-2006-0137354的权益，在此结合其全部内容作为参考。

技术领域

本发明涉及一种用于制造高压半导体器件的方法。更具体地说，本发明涉及一种用于形成高压器件的离子注入方法。

背景技术

一般地，能在高压下运作的半导体器件，包含能在高压环境下运作的高压晶体管，和构成逻辑电路的第二低压晶体管。

高压晶体管需要一阻抗以抵抗高电压，并具有高击穿电压和电压/电流控制属性的结构。高压晶体管结构的实施例包括双扩散结构、横向扩散结构、膨胀的漏极结构等等。相比之下，构成逻辑电路的第二低压晶体管需要，包括高集成性能和低电力需求的快速运行属性。通常，低压晶体管具有可展现出优越的短沟道效应和热载体属性的空心结结构。

逻辑电路的低压晶体管和高压晶体管具有不同的栅绝缘厚度。通常，在逻辑区域中的栅绝缘层的厚度为大约20，而在高压区域中的栅绝缘层的厚度为大约140。由于低压和高压晶体管中不同的栅绝缘层厚度，所以难以通过用于在逻辑电路中形成晶体管结的离子注入工艺而在高压区域中形成晶体管结。因此，存在对用以形成逻辑电路的结和高压区域中的结的分离掩模工艺的需求。

因为使用半导体制造方法的光刻工艺是非常昂贵且耗时的，所以有必要减少工艺的数量，以提高生产率。因此，使用分离的离子注入工艺，在逻辑区域和高压区域都形成杂质扩散层，其具有不同的导电率和密度状态，所以使用不同的离子注入掩膜将导致在时间和成本上的巨大损失。因此，急需一种克服前述问题的简化制造工艺的方法。

发明内容

因此，本发明涉及一种高压器件的离子注入方法，其基本避免了现有技术的一个或多个问题、局限或缺点。

本发明的一个目的是提供一种用于制造高压器件的离子注入方法，其可减小用于形成器件的离子注入掩模的数量。

本发明的另一个目的是提供一种高压器件的离子注入方法，其可同时在逻辑区域和高压区域中形成杂质扩散层。

为了达到这些目的以及其他优点，并根据本发明的目的，本发明的一个方案是一种制造高压器件的离子注入方法。该方法包括：在半导体衬底中限定逻辑区域和高压区域；在半导体衬底上在逻辑区域中形成第一栅绝缘层，并在半导体衬底上在高压区域中形成第二栅绝缘层；第二栅绝缘层厚于第一栅绝缘层；通过将第一导电杂质注入到半导体衬底中而在逻辑区域中形成空心区域以及在高压区域中形成源极区域；以及通过将第二导电杂质注入到半导体衬底中而在逻辑区域中形成第二导电杂质层。本发明可通过使用同样的离子注入掩模而在逻辑区域中形成空心区域和杂质层，并在高压区域中形成源极区域，从而将掩模工艺的数量从两次减少至一次。

本发明的其它优点、目的和特征部分将在下述说明书中得到阐明，并且部分对于本领域的普通技术人员在研究下文时将变得显而易见或可通过实施本发明而了解。本发明的目的及其它优点可由在书面的说明书和权利要求书以及附图中特别指出的结构实现和获得。

应该理解，本发明的上述一般性描述和以下的详细描述都为示例性和解释性的并意欲对在权利要求中所要求的本发明提供进一步的解释。

附图说明

附图提供对本发明的进一步理解，其包含在说明书中并构成说明书的一部分。附图示出了本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中：

图1至图3为示出现有工艺中公知的高压器件的离子注入方法的示意性剖面图；以及

图4至图7为示出根据本发明的实施方式的高压器件的离子注入方法的示意性剖面图。

具体实施方式

现在将参照在附图中示出的实施例对本发明的优选实施方式进行详细说明。在所有附图中将尽可能地使用相同的附图标记表示相同或类似的部件。

图1至3为示出现有工艺中公知的高压器件的离子注入方法的示意性剖面图。这里，参考数字“28”表示栅极，而每个参考数字“20”和“22”代表漂移区。

如图1所示，高压器件通常包括形成于半导体衬底10上的逻辑区域。逻辑区域由逻辑N型金属氧化物半导体(NMOS)区域“a”和逻辑P型金属氧化物半导体(PMOS)区域“b”组成，而高压区域包括高压NMOS区域“c”和高压PMOS区域“d”。半导体衬底10中的高压区域包括高压p-阱区域12和高压n-阱区域14，而半导体衬底10中的逻辑区域包括逻辑p-阱区域16和逻辑n-阱区域18。