[发明专利]闪存器件的制造方法

说明书

本申请要求享有2006年12月29日提交的韩国专利申请No.10-2006-0137278的权益，在此引入其全部内容作为参考。

技术领域

本发明涉及一种闪存器件的制造，更具体的，涉及一种闪存器件的制造方法。

背景技术

闪存器件为非易失性存储器件，由于即使在断电的情况下也不会丢失存储的数据因此其不同于其它诸如动态随机存储器(DRAM)或静态随机存储器(SRAM)的存储器件。这个特点使得闪存与众不同。

根据单元阵列系统，闪存器件可以分为NOR(或非)型结构或者为NAND(与非)结构。NOR结构在位线(bit line)和地之间具有并行排列的单元，而NAND结构具有串行排列的单元。NOR闪存在执行读取操作能够高速随机存取，因此，广泛用于移动手机引导。另一方面，NAND闪存器件具有读取速度较慢，写入速度较快的特征，因此，适用于数据存储并有利于小型化(downsizing)。

根据单位单元的结构，闪存分为叠栅型或分栅型。根据单元存储层的形状，闪存可分为浮动栅器件和SONOS(硅氧化氮氧化硅)器件。

浮动栅器件可包括由绝缘体环绕的多晶硅形成浮动栅。可使用沟道热载流子注入将电荷注入到浮动栅或者使用FN穿隧效应从浮动栅放电。从而可以存储或擦除数据。

在90nm或以下的NOR闪存器件中，金属前介质(PMD)间隙填充非常重要。因为栅极之间的空间间隙可以非常小，如果在栅极两侧都提供间隔垫，则PMD层存在空隙(void)问题。因此，很难执行正常的间隙填充。这种空隙问题可以使得用于填充电连接多层结构的第一金属层的接触孔的诸如钨等金属物质填充空隙。因此，NOR闪存器件使得漏极使用由CVD形成的钨来电连接，从而引起器件故障。

如图1中的示例所示，130nm闪存器件的扫描电子显微镜(SEM)图像，其中在PMD沉积中，进行无空隙正常间隙填充。

如图2中的示例所示，如果在与130nm闪存工艺相同的工艺条件下执行90nm或以下闪存工艺的沉积，则可能产生不期望的空隙。这是因为90nm闪存工艺的纵横比快速增加到1.93，然而130nm闪存工艺的纵横比为1.05。

然而，对于没有诸如空隙缺陷的正常间隙填充，可以通过拓宽栅极之间的空间或减小栅极两侧的间隔垫的厚度来降低纵横比。如果栅极之间的空间间隙增加，则需要高电压的逻辑区域中的击穿电压减小，从而在单元区域引起诸如可靠性降低等问题。

可以减小间隔垫的厚度，从而减小栅极之间的纵横比。为了进一步减小栅极之间的纵横比，可以蚀刻间隔垫。如果过渡蚀刻间隔垫，则在逻辑区域中间隔垫的厚度将相对减小，从而由于离子注入，使得减小沟道长度。因此，最终降低击穿电压，导致器件出现问题。

为了减小纵横比，可以沉积厚度较薄的间隔垫。如果沉积的间隔垫的厚度较薄，则通过后来的离子注入可以降低器件的击穿电压，而降低器件的可靠性。因此，在完成离子注入之后，可以额外执行掩模工艺来移除单元区的间隔垫，这将增加制造成本。

发明内容

本发明的实施方式涉及一种的闪存器件的制造方法，该器件可在90nm或以下的闪存中防止空隙产生来获得足够的纵横比用于PMD层的间隙填充，而不需额外工艺。

本发明的实施方式涉及一种闪存器件的制造方法，至少包含以下步骤其中之一：在半导体衬底的单元区上方形成空间分开的一对叠栅；在单元区上方形成一对第一间隔垫，直接与叠栅的至少一侧接触；在半导体衬底的逻辑区上方形成空间分离的一对栅极；在逻辑区上方形成一对第二间隔垫，直接与栅极的至少一侧接触；在第一间隔垫之间的单元区上方涂覆第一光刻胶层以及在第二间隔垫之间的逻辑区上方涂覆第二光刻胶层；硬化第一光刻胶层和第二光刻胶层；以及使用蚀刻工艺将第二光刻胶层的初始厚度减小到足以保护第二间隔垫的最终厚度。根据本发明的实施方式，形成第二光刻胶层具有预定的初始厚度足以覆盖至少部分第二间隔垫。

本发明的实施方式涉及一种闪存器件，该闪存器件包括在半导体衬底上方形成的单元区和逻辑区；在该单元区上方形成的空间分离的一对叠栅；在单元区上方形成的一对第一间隔垫，直接与叠栅的至少一侧接触；在逻辑区上方形成的空间分离的一对栅极；在逻辑区上方形成的一对第二间隔垫，直接与栅极的至少一侧接触；以及在第一间隔垫之间的单元区上方形成的第一光刻胶层以及在第二间隔垫之间的逻辑区上方形成的第二光刻胶层；根据本发明的实施方式，第二光刻胶层具有预定的厚度足以保护第二间隔垫。