[发明专利]一种PCIE设备通信方法及系统

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种PCIE设备通信方法及系统。

背景技术

PCI Express是新一代高性能I/O(Input/Output，输入/输出)互连技术，简称PCIE，作为标准的局域I/O总线广泛应用于计算机平台。PCIE具有高性能，简化I/O，层次式架构等优点。

图1为PCIE总线的典型拓扑图。PCIE是一种Point-to-Point(点对点)的共享交换架构，每一个设备(Endpoint)拥有自己的PCIE总线，直接连到switch(交换设备)，建立Point-to-Point通讯方式。

设备寻址模式保持了与PCI寻址模式的兼容性，即加载-存储体系结构且具有单层地址空间，每个设备保留一段PCIE空间，用于CPU(Central Process Unit，中央处理单元)和设备之间相互访问，PCIE空间和计算机系统的内存采用统一地址编址，支持64位地址空间，大大提高访问设备的方便性。

现有技术中，CPU为32位体系结构的计算机系统，计算机系统启动过程中，BIOS负责根据设备的需求分配相应大小的地址空间，32位体系结构的计算机系统只能为设备分配32位的地址空间，PCIE设备只能申请32位的地址空间，即最大的地址空间为4G，如果考虑到计算机系统内存占用一部分地址空间，PCIE设备能够得到的最大空间将会比4G小。由于PCIE支持64位地址空间，如果某些PCIE设备需要申请超过4G的地址空间，该PCIE设备在32位体系结构的计算机系统将不能正常工作。

发明内容

本发明提供一种PCIE设备通信方法及系统，使需要申请高位地址空间的PCIE设备能够运行在低位体系结构的计算机系统中。

本发明提供了一种PCIE设备通信方法，应用于包括低位CPU和两个申请高位地址空间的PCIE设备的系统中，所述方法包括以下步骤：

启动低位CPU的操作系统；

修改所述将所述两个PCIE设备地址成高位的地址空间；

修改两个PCIE设备对应的PCIE桥地址，以使得所述申请高位地址空间的PCIE设备能够通过PCIE桥进行数据转发。

其中，所述两个PCIE设备通过PCIE桥进行数据转发具体为：

第一PCIE设备发起写操作，数据包的目的地址为高位的地址空间，数据包从第一PCIE设备转发到第一PCIE桥；

所述第一PCIE桥检测到所述数据包的目的地址属于第二PCIE桥，所述第二PCIE桥将所述数据包转发给所述第二PCIE桥；

所述第二桥PCIE桥将所述数据包发送给所述第二PCIE设备；

第一PCIE设备发起读请求，数据包的请求读地址为高位的地址空间，数据包从第一PCIE设备转发到第一PCIE桥；

所述第一PCIE桥检测到所述数据包的请求读地址属于第二PCIE桥，所述第二PCIE桥将所述数据包转发给所述第二PCIE桥。

其中，所述修改所述将所述两个PCIE设备地址成高位的地址空间之后还包括第一PCIE设备代理CPU操作第二PCIE设备。

其中，具体包括所述第一PCIE设备代理CPU读所述第二PCIE设备：

CPU构造协议包，包括：将要读取第二PCIE设备内容的起始地址，保存读取数据的CPU内存起始地址；

CPU将协议包写到交互空间；

所述第一PCIE设备定时扫描交互空间、中断或mailbox的方式，发现有新的读请求；

所述第一PCIE设备从所述第二PCIE设备读出内容，并将内容写入CPU的对应内存中；和/或

第一PCIE设备代理CPU写所述第二PCIE设备：

CPU构造协议包，包括CPU内存起始地址，内容为将要写到第二PCIE设备的数据和第二PCIE设备的地址；

CPU写入到交互空间中；

第一PCIE设备定时扫描交互空间，发现有新的写请求代理；

第一PCIE设备负责从CPU的内存读出内容，并将内容写入所述第二PCIE设备的地址。

其中，所述低位CPU为32位CPU；所述高位地址空间为64位地址空间。

本发明还提供了一种计算机系统，包括低位CPU和两个申请高位地址空间PCIE设备，

所述低位CPU，用于启动低位CPU的操作系统，

第一和第二具有高位的地址空间的PCIE设备地址；

两个与上述PCIE设备对应的具有高位地址空间的PCIE桥，所述高位地址空间PCIE设备通过PCIE桥进行数据转发。