[发明专利]图像处理方法及系统

说明书

技术领域

本发明有关于图像处理领域，特别是指一种图像处理的方法与装置，可将一张图像分成数个区块分别处理后再重组回来。

背景技术

在传统的电视游乐器电路设计中，绘图处理(如贴图、特效、旋转、缩放等)或显示部分都是架构在QVGA(quarter video graphics array)基础上来设计。如图1A所示，一张QVGA图像100为分辨率320 x 240的图像，其中包括240条像素列，每条像素列具有320个像素。QVGA图像100由数张QVGA图片经过图形运算结合而成，例如QVGA图像100可为一QVGA图片经过水平翻转后再与另一QVGA图作透明叠合(alpha-blending)而成。传统的QVGA电视游乐器电路设计原理如图1B所示，显示器102具有262条扫描线，其中第1-17条与第258-262条扫描线为垂直空白时期(vertical blankingperiod)，含有一垂直前端入口(vertical front porch)，一垂直后端入口(verticalback porch)，以及一垂直同步信号(vertical sync)，作为信号校准以及连续图像的间隔之用。在垂直空白时期的扫描线没有任何图像数据。

显示计数器110对应显示器102的扫描线时间。举例而言，当显示计数器110数到1时，显示器102正好显示第1条扫描线，当显示计数器110数到2时，显示器102正好显示第2条扫描线，以此类推。此外，显示器102的第18条扫描线对应到QVGA图像100的第1像素列，显示器102的第19条扫描线对应到QVGA图像100的第2像素列，以此类推。列缓存器104、106、108可各别储存QVGA图像100的一条像素列。举例而言，列缓存器104可对应到显示器102的第18、21、24条等扫描线，列缓存器106可对应到显示器102的第19、22、25条等扫描线，以及列缓存器108可对应到显示器102的第20、23、26条等扫描线，依此类推。电视游乐器的图形处理可包括一个精灵运算(sprite)电路以及一个背景运算(background，BG)电路，由于这些电路一次只能处理一条像素列，因此QVGA图像100的图像处理需以管线(pipeline)方式运作，以达到最佳的时间效能。

QVGA图像100的图像处理以管线运作的叙述如下。在显示计数器110的计数为1到15时，精灵运算电路与背景运算电路不执行任何运算。当显示计数器110计数到16时，精灵运算电路开始执行QVGA图像100的第1像素列的运算，并将运算后的像素值储存至列缓存器104。当显示计数器110计数到17时，背景运算电路开始执行QVGA图像100的第1像素列的运算，并储存至列缓存器104；同时，精灵运算电路开始执行QVGA图像100的第2像素列的运算，并储存至列缓存器106。当显示计数器110计数到18时，显示电路112读取储存于列缓存器104的第1像素列，并显示该第1像素列于显示器102的第18条扫描线上；同时，背景运算电路开始执行QVGA图像100的第2像素列的运算，并储存至列缓存器106；同时，精灵运算电路开始执行QVGA图像100的第3像素列的运算，并储存至列缓存器108。因此，以此类推，当显示计数器110计数到257时，显示电路112读取储存于列缓存器108的QVGA图像100的第240像素列，并显示该第240像素列于显示器102的第257条扫描线上，完成QVGA图像100图像处理与显示动作。

然而，随着显示装置的分辨率提高，会有更高分辨率的游戏出现，如分辨率为VGA图像(640 x 480)的游戏。因此，如何利用现有硬件电路架构以弹性处理更高分辨率的画面，为此领域悬而未解的问题。

发明内容

本发明提供一种图像处理方法，包括提供一图片，并根据一解构方式将上述图片分解成一第一子图片，一第二子图片，一第三子图片，以及一第四子图片。接着分别对上述第一、第二、第三、以及第四子图片执行一图形处理而产生一第一子画面、一第二子画面、一第三子画面、以及一第四子画面。最后，根据对应上述解构方式的一组合方式组合上述第一、第二、第三、以及第四子画面成为一画面。