[发明专利]具有由重分布层电连接至接合焊垫的焊垫部的半导体封装

说明书

技术领域

本发明涉及一种半导体封装。

背景技术

由于近来技术的发展，开发了一种半导体封装，其包括存储大量数据并且在短时间内处理存储的数据的半导体器制造件。

通常，半导体封装可经由半导体芯片制造工艺和封装工艺来制造，半导体芯片制造工艺通过在晶片上集成各种器件(例如晶体管、电阻器、电容器等)而形成半导体芯片，封装工艺通过将芯片与晶片分开而将半导体芯片电连接至外部电路板，并且保护易碎的半导体芯片不受到外源的冲击和/或震动。

近来，已开发出一种尺寸只有半导体芯片的尺寸的100％到105％的晶片级封装。

虽然半导体封装的尺寸继续逐渐减小，但是半导体封装却要求能够存储和处理更多数据的功能。

举例而言，半导体封装可能需要大量的输入/输出端以存储和/或处理更多数据。该大量的输入/输出端在减小半导体封装的尺寸时成为问题，因为随着半导体封装的尺寸减小，变得难于确保形成所需的输入/输出端的区域。

近来，开发了一种比由联合电子器件工程协会(Joint Electron DeviceEngineering Council JEDEC)定义的半导体封装标准更小的半导体芯片和半导体封装。此尺寸的减小通过半导体芯片制造工艺的技术发展而成为可能。然而，当半导体芯片和半导体封装的尺寸小于JEDEC定义的标准时，难于将该半导体封装应用于仰赖于JEDEC标准的电子设备上。

发明内容

根据本发明的一种半导体封装可以包括：半导体芯片模块，具有至少两个集成形成的半导体芯片，各半导体芯片包括数个接合焊垫(bonding pad)；及重分布层，具有排列于半导体芯片模块上的焊垫部(pad part)，和将各焊垫部电连接至各接合焊垫的连接部。

该半导体封装的半导体芯片以m×n的矩阵形式排列，其中m等于或大于1，n等于或大于2，n和m为自然数。

该半导体封装的焊垫部规则地排列于半导体芯片模块上。

该半导体封装的连接部将半导体芯片的接合焊垫电连接至不同半导体芯片上的相对应的各接合焊垫。

该半导体封装可进一步包括：第一绝缘层图案，覆盖半导体芯片模块的上表面，并且具有暴露各接合焊垫的开口；及第二绝缘层图案，在第一绝缘层上形成以覆盖各连接部，并且具有暴露各焊垫部的开口。

在另一实施例中，该半导体封装的半导体芯片模块具有数个由半导体芯片模块的上表面延伸至半导体芯片模块的下表面并且穿透各接合焊垫的通过电极。该重分布层形成于该半导体芯片模块的下表面上，并且使用通过电极而连接至各接合焊垫。

该半导体封装进一步包括：第一绝缘层图案，形成于下表面上且具有暴露通过电极的开口；及第二绝缘层图案，形成于第一绝缘层上方以覆盖该重分布层，并且具有暴露数个焊垫部的开口。

在另一实施例，根据本发明的一种半导体封装可包括：半导体芯片模块，具有彼此相邻排列的第一半导体芯片和第二半导体芯片；第一接合焊垫组，具有多个形成于第一半导体芯片中的接合焊垫，和第二接合焊垫组，具有多个形成于第二半导体芯片中的接合焊垫；及连接构件，将包括于第一接合焊垫组中的各接合焊垫电连接至包括于第二接合焊垫组中的相对应的各接合焊垫，并且将第一和第二接合焊垫组的各接合焊垫连接至对应的焊垫部。

该半导体封装的第一半导体芯片和第二半导体芯片集成形成。

该半导体封装的第一和第二接合焊垫组以相同的形状排列在第一和第二半导体芯片上。

该半导体封装的连接构件可包括：数层第一重分布层，各连接到第一接合焊垫组中包括的接合焊垫和第二接合焊垫组中包括的接合焊垫；第一绝缘层，在半导体芯片模块上方形成以覆盖各第一重分布层，并且具有暴露部分第一重分布层的开口；数层第二重分布层，排列于第一绝缘层上，并且电连接至对应的第一重分布层；第二绝缘层，形成于第一绝缘层上方以覆盖各第二重分布层；及数个焊垫部，通过在第二绝缘层中形成的孔而连接至各第二重分布层。

该半导体封装的接合焊垫规则地排列于第二绝缘层上。

该半导体封装的第二重分布层可与第一重分布层交叉。

各焊料球系形成于焊垫部上方，并且电连接至各焊垫部。