[发明专利]高压元件结构

说明书

技术领域

本发明是有关于一种集成电路结构，且特别是有关于一种高压元件结构。

背景技术

为了在单位面积的硅芯片表面放入更多的晶体管，目前在集成电路业界，多会利用于硅芯片中形成场氧化层(field oxide)或浅沟槽隔离(shallowtrcnch isolation)等隔离结构，以隔绝各个晶体管，避免漏电和短路等不正常导通现象。

另外，为了配合晶体管缩小后所增加的内连线需求，多层金属内连线已成为许多集成电路所采用的方式，上层的导线可能会经过隔离结构或源极/漏极区之上方。而于一般电压操作环境下，导线内流通的电流不致影响下方元件的正常操作，上述的隔离结构仍然能够发挥隔绝各个晶体管的功效。

然而，由于高压元件的电源(power)电压一般约介于20～200伏特之间，在高压的操作条件下，导线经过之处将会产生增强的垂直电场，很容易提高晶体管沟道内的电子能量，导致隔离结构两侧的电荷流通。如图5所示，基底500中的隔离结构510两侧分别为不同晶体管的源极/漏极区515，由于上方高压导线545的影响，将导致隔离结构510两侧的晶体管间产生漏电、短路等不正常的导通现象。或者，也有可能造成元件内部不正常的开启，降低元件的可靠度。这些现象都会连带地减损产品的良率。

发明内容

本发明提供一种高压元件结构，可以有效地遮蔽上层的高压形成的电场对于下方隔离结构两侧元件造成的不正常导通现象，提高元件的可靠度。

本发明提出一种高压元件结构，包括元件、高压导体层以及金属遮蔽层。元件设置于基底上，高压导体层设置于基底上层，横跨过此元件。金属遮蔽层则设置于元件与高压导体层之间。

在本发明之一实施例中，上述的高压元件结构包括金属氧化物半导体晶体管(MOSFET)，且金属遮蔽层设置有对应于金属氧化物半导体晶体管接点的开口。

在本发明之一实施例中，上述的金属氧化物半导体晶体管的接点包括金属氧化物半导体晶体管的源极/漏极或栅极的接触窗或接触垫(contact pad)。

在本发明之一实施例中，上述的高压导体层于高压操作条件时，金属遮蔽层维持于接地状态。

在本发明之一实施例中，上述元件包括设置于基底中的隔离结构，且金属遮蔽层完全遮蔽隔离结构。

在本发明之一实施例中，上述金属遮蔽层的宽度大于等于隔离结构的宽度。

在本发明之一实施例中，还包括一遮蔽栅极，设置于隔离结构上，且遮蔽栅极的线宽小于隔离结构的线宽。

在本发明之一实施例中，上述遮蔽栅极的材质包括多晶硅。

在本发明之一实施例中，上述高压导体层于高压操作条件时，金属遮蔽层与遮蔽栅极维持于接地状态。

在本发明之一实施例中，上述隔离结构两侧分别设置有一源极/漏极区。

在本发明之一实施例中，上述的隔离结构包括一浅沟槽隔离结构。

在本发明之一实施例中，上述的隔离结构包括一场氧化层。

在本发明之一实施例中，还包括一层第一介电层，设置于基底上，覆盖住隔离结构。

在本发明之一实施例中，还包括一层第二介电层，设置于第一介电层与高压导体层之间，且金属遮蔽层设置于第二介电层中。

本发明提出另一种高压元件结构，包括隔离结构、遮蔽栅极、高压导体层以及金属遮蔽层。隔离结构设置于基底中，遮蔽栅极设置于隔离结构上，高压导体层设置于基底上层，横跨过隔离结构。金属遮蔽层则设置于元件与高压导体层之间。

在本发明之一实施例中，上述的高压元件结构，其中金属遮蔽层完全遮蔽隔离结构。

在本发明之一实施例中，上述的高压元件结构，其中金属遮蔽层的宽度大于等于隔离结构的宽度。

在本发明之一实施例中，上述的高压元件结构，其中高压导体层横跨过遮蔽栅极。

在本发明之一实施例中，上述的高压元件结构，其中遮蔽栅极的线宽小于隔离结构的线宽。

在本发明之一实施例中，上述的高压元件结构，其中高压导体层于高压操作条件时，金属遮蔽层与遮蔽栅极维持于接地状态。

在本发明之一实施例中，上述的高压元件结构，其中遮蔽栅极的材质包括多晶硅。

在本发明之一实施例中，上述的高压元件结构，其中隔离结构两侧分别设置有一元件。

在本发明之一实施例中，上述的高压元件结构，其中元件包括金属氧化物半导体晶体管。

在本发明之一实施例中，上述的高压元件结构，其中隔离结构包括浅沟槽隔离结构。

在本发明之一实施例中，上述的高压元件结构，其中隔离结构包括场氧化层。