[发明专利]半导体装置和电光学装置

说明书

技术领域

本发明涉及将在基板上形成的多晶硅膜用于薄膜晶体管的有源层的半导体装置以及电光学装置。

薄膜晶体管作为液晶装置的构成要素而被使用，所述液晶装置在有机电致发光装置中将针对有机电致发光元件的电流控制用晶体管或由运算放大器等所代表的模拟电路内置于同一基板上。在这种用途中，薄膜晶体管利用了其饱和特性，但是人们已经认识到薄膜晶体管的饱和特性与形成于硅基板上的MOS晶体管相比较而不完全，并且存在相对于漏极电压的变化漏极电流增加的现象。参照图14对这种现象进行说明。

第1现象：如图14所示那样，在薄膜晶体管中，在漏极电压较高的范围内由于被称作效应的现象而使得电流增大，并且漏极电流相对于漏极电压的变化率也会变大。可以如下方式考虑相关现象的发生原因。首先，在薄膜晶体管中，使漏极电压上升时，若漏极电压超过夹断点(ピンチオフ)，则漏极端集中较大的电场。若该电场超过一种的强度，则由于因电场而加速的电子使得产生冲击离子(インパクイオン)化，从而产生电子·空穴对。如此而产生的空穴，对于块体(bulk)型晶体管的情况，向作为块体的半导体基板流动，并对源·漏极电流产生较大的影响。然而，对于薄膜晶体管的情况，由于没有形成针对空穴的导体，因此空穴侵入到沟道部分，而使得沟道部分的电势下降，结果电子电流增加。另外，为了缓和漏极端的电场集中，而采用在半导体层中将与栅极电极的端部相面对的区域作为低浓度区域的LDD(Lightly Doped Drain)构造，但是仅由所涉及的LDD构造不能够完全抑制弯折(キンク)现象。

第2现象：对于增强型的晶体管元件的情况，块体型的MOS晶体管中，比Vds＝Vgs点小Vth的漏极电压的动作点成为夹断点Vp，比夹断点Vp大的源极·漏极电压Vds的范围成为饱和区域。可是，在薄膜晶体管中，如图14所示那样，夹断点不明确，线性区域和饱和区域的边界，具有较宽的电压宽度而成为切换特性。作为其原因，可以考虑是因为采用薄膜晶体管的沟道部由栅极电压、漏极电压、源极电压的相对关系所决定的构造的缘故。也就是说，可以认为是因为漏极电压不仅对作为电流路径的半导体层，而且通过相对于栅极而位于相反侧的绝缘体中而产生影响。另外，是由于如下原因，即作为针对第1现象的对策，在采用LDD构造的情况下，LDD区域经常成为寄生阻抗因此施加于沟道部的实效的漏极电压变小。

第3现象：在薄膜晶体管中，作为第1现象而指出的源极·漏极电流增大的区域和作为第2现象而指出的夹断点之间的区域，是饱和区域，但是如图14那样，存在漏极电流相对于漏极电压的变化率不足够小而无法期待定电流动作的问题。

作为消除该种问题点的设计的方法，采用以下的构造。

构造A：通过将薄膜晶体管的沟道长度加长，而改善第3现象。另外，若使薄膜晶体管沟道长度变长，则漏极方向的电场强度被缓和，因此第三现象也被缓和。然而，若想要得到足够的特性，则其长度会变得非常大，若增大沟道长度则栅极电容增大，因此电路动作的高频特性劣化。另外，想要通过变化栅极电压而变化栅极电流时的灵敏度降低。此外，由于薄膜晶体管的占有面积增大，因此使用范围受到限制。

构造B：已经周知有为了缓和漏极端的电场强度而在漏极端形成LDD区域的技术方案，并且通过将该LDD区域的杂质浓度设置得足够低，并将长度尺寸设定得足够长，从而能够缓和第1现象。然而，由于LDD区域经常作为寄生电阻而起作用，因此实效的漏极电压变小，因此第2现象变得显著。

构造C：如图15(a)所示，将两个薄膜晶体管串联连接，并对漏极侧的薄膜晶体管的栅极施加一定的电压V_bias。在如此构成的情况下，将节点(ノ一ド)电压Vm作为参数，若对源极侧TFTs和漏极侧的TFTd的电压电流特性进行图示，则如图15(b)所示那样，在图15(b)中，虚线表示将漏极电压Vd变化为Vd1、Vd2、Vd3、Vd4时的TFTd的电压电流特性。在图15(b)中，TFTs和TFTd的电流特性的交点是将两个薄膜晶体管串联连接时的动作电流，如图15(c)所示，饱和动作被显著改善。这是被称作共阴-共栅(カスコ一ド)连接的MOS模拟电路中的一般方法。然而，若采用这种方法，则存在如下问题：即另外需要用于生成Vbias的电路，并且限制了Vgated的输入范围。