[发明专利]存储器控制装置、计算机系统及数据再现记录装置

说明书

技术领域

本发明涉及存储器控制装置、计算机系统及数据再现记录装置，特别是涉及从存储器读出数据及纠错码的存储器控制装置。

背景技术

半导体存储器芯片中，由于电气噪声、存储单元的缺陷及外来宇宙射线等原因，在记录数据中会产生错误。记录数据的错误产生概率是极小的。但是，近些年来随着半导体的微形化技术的发展，单位面积的存储单元数量增大，结果，数据错误的发生概率就不能忽视了。

众所周知，对该错误进行检测、校正的方法是，采用纠错码(ErrorCorrecting Code：ECC)的纠错机构。ECC是采用按记录的数据长度的汉明码(hamming code)的纠错码。采用ECC的纠错机构，将ECC和数据一起保存在存储器中。在从存储器读出数据时，读出数据及ECC，通过数据及ECC对读出的数据进行错误检测及校正。例如，对于64位的数据，采用8位的ECC，可以校正1位的错误。

图1是利用现有的采用ECC的纠错机构的一般计算机系统的构成图。在图1中所示的计算机系统1000中，对64位的数据采用8位的ECC。计算机系统1000，包括：存储器块1001、芯片组1002、及CPU 1003。CPU 1003对芯片组1002输出数据读出及写入指令。芯片组1002根据CPU 1003发出的指令，向存储器块1001进行数据的读出及写入。芯片组1002，当读出数据时，从存储器块1001读出64位数据及8位ECC，对读出的数据进行错误检测及校正。而芯片组1002，在数据写入时，根据从CPU 1003写入64位的数据，生成8位ECC，并将数据及ECC写入存储器块1001中。

存储器块1001具有多个存储器芯片1004。各存储器芯片1004，包括8位数据用的位线1005、及1位ECC用的位线1006。在由芯片组1002进行数据的写入及读出时，采用数据用的位线1005，而在ECC的写入及读出时采用ECC用的位线1006。

但是，具有ECC用的位线的存储器芯片，与普通的存储器芯片相比存在成本高的问题。因此，基于ECC的纠错机构只在高价的服务器系统中使用。

与此相对，公开了有关采用普通的存储器芯片，进行纠错的存储器控制装置的技术(例如，参照专利文献1)。

图2是表示具有专利文献1记载的现有存储器控制装置的计算机系统的构成图。图2中所示的计算机系统1100，包括：微型机(マィコン)块1110、存储器控制装置1120、及由普通的存储器芯片构成的存储器1130。微型机块1110，对于存储器控制装置1120发出对存储器1130进行数据的读出及写入的指令。存储器控制装置1120，在数据写入时，对每64位的数据1131赋予纠错码1132，并写入存储器1130中。存储器控制装置1120，将纠错码1132，与数据1131同样配置在存储器映射(map)上。而存储器控制装置1120，在数据读出时，按时间序列读出数据1131及纠错码1132，采用读出的纠错码1132进行数据1131的纠错。

这样，专利文献1记载的存储器控制装置112，使用数据用的位线对数据1131和纠错码1132进行读出及写入。这样采用普通的存储器映象，可以实施纠错。

但是，专利文献1记载的存储器控制装置1120，由于对存储器1130的全区域的数据1131赋予纠错码1132，所以存储器1130需要存放数据1131及纠错码1132的存储器容量，存在存储器容量增加的问题。这样，在存储器容量有限的构成系统中是很难实现的。

(专利文献1)日本特开2005-182613号公报

发明内容

本发明鉴于上述问题，其目的在于提供一种存储器控制装置，既进行纠错，又抑制存储器容量的增加。

为了达到上述目的，本发明所涉及的存储器控制装置，从存储器读出包括纠错码的数据，包括：纠错单元，根据上述纠错码，对上述数据进行错误检测及纠错，并将进行了错误检测及纠错的数据输出给外部；以及选择器，选择是将从上述存储器读出的上述数据输出给上述纠错单元、还是将从上述存储器读出的上述数据输出给外部。