[发明专利]半导体装置的制造方法和半导体装置

说明书

技术领域

本发明涉及具备贯通半导体衬底的过孔的半导体装置的制造方法和半导体装置。

背景技术

近年来随着电子机器的高性能化和轻薄短小化的要求而电子零件的高密度集成化和高密度安装化在进展，使用倒装片安装的MCM(多片组件)或SIP(系统内封装)形式的半导体装置正在成为主流。这种半导体装置中具有把第二半导体芯片倒装片连接在第一半导体芯片上的芯片上芯片(COC)的结构。

图16是表示芯片上芯片结构的现有半导体器件概略结构的剖面图。图中所示的半导体器件由第一半导体芯片1和第二半导体芯片2构成。第二半导体芯片2使用多个凸起3被倒装片地安装在第一半导体芯片1的主面大致中央部。在第一半导体芯片1的周边部以把安装有第二半导体芯片2的区域包围的状态形成有多个电极焊盘4。第一半导体芯片1的主面上在芯片安装区域与电极焊盘4的形成区域之间设置有隔离堤5。隔离堤5被形成把芯片安装区域包围那样的平面图四边形状的框形。隔离堤5的内侧在第一半导体芯片1与第二半导体芯片2之间填充有密封材料6。

如图16所示，以上结构的现有半导体器件经由粘接材料层8而被粘接在安装衬底7上后，在第一半导体芯片1上的电极焊盘4与安装衬底7上焊盘9之间经由接合线10进行电连接。

近年来芯片上芯片结构的半导体器件被要求高速化处理信号和减少安装面积等。即，图16所示以线接合方式安装的半导体器件在由接合线10的配线长度为起因的信号传递迟延和为了引出接合线10要确保必要的安装面积上成为问题。

于是如图17模式表示的那样，对于第一半导体芯片1只要在与上层侧的第二半导体芯片2接合的凸起3和与下层侧的安装衬底7接合的凸起12之间形成层间连接过孔(贯通电极)11，则能同时实现信号传递速度的高速化和安装面积的减少，所以非常有利。

另一方面，在形成过孔时为了实现缩短加工时间和窄间距化则需要使晶片(半导体衬底)厚度薄。现有为了使晶片厚度薄是实施背面磨削(背磨削)。于是作为形成过孔的第一个方法知道有，在晶片表面埋入形成贯通电极后把晶片背面进行磨削而使贯通电极的底部向外部露出并把它作为端子面的方法(参照下面的专利文献1)。

作为第二个形成过孔的方法是提案有，从表面形成有半导体元件和配线等元件形成层的晶片背面侧形成与上述配线层连络的接触孔，然后对该接触孔进行导电化处理而作为过孔的方法(参照下面的专利文献2)。

作为第三个形成过孔的方法是也知道有，从形成元件形成层的半导体衬底的表面侧形成贯通晶片的通孔，然后对该通孔进行导电化处理而作为过孔的方法(参照下面的专利文献3)。

专利文献1：日本特许2004-241479号公报

专利文献2：日本特开2006-41450号公报

专利文献3：日本特开2002-50736号公报

但在磨削晶片背面而使埋入导体层的底部露出来的第一个过孔形成方法中，为了使过孔整体由上述埋入导体层构成，则在向晶片埋入的导体层的结构材料上产生限制，有时不能得到希望的元件特性。

例如在形成的过孔构成电源供给系统和高频信号传送系统等配线层时，最好埋入导体层由Cu(铜)、W(钨)等低电阻的金属材料所构成。但Cu、W与构成晶片的Si(硅)的热膨胀率有大的不同，所以在以后的元件形成工序中加热时产生晶片裂纹的可能性变高。另一方面，作为埋入导体层的结构材料也可以使用与Si具有相同热膨胀率的聚硅(poly-Si)，但这时难于形成低电阻的过孔，在电源供给和传送速度上留下问题。且把晶片加工成非常薄也可能减少埋入导体层的热膨胀率差的影响，但若晶片非常薄，则有可能招致元件特性的变动和由操作性降低而生产性恶化。

在上述第二个形成过孔的方法中，需要从晶片背面向作为元件形成层的目的的配线区域形成接触孔，但从晶片背面的对位精度现状是0.5μm是极限，达不到所需要的规格。因此，使用光刻技术形成上述接触孔时，不仅不能以必要的对准位置精度形成掩膜图形，而且由于配线层的层厚度薄，所以有在加工时难于使作为足够的蚀刻停止层起作用的问题。

在上述第三个形成过孔的方法中，由于从形成元件形成层的半导体衬底的表面侧形成贯通晶片的通孔，所以需要把晶片厚度形成得能形成通孔程度地非常薄。如上所述，把晶片厚度加工得非常薄则有损于其后的晶片操作性，使生产性恶化。

发明内容