[发明专利]一种可编程非易失性存储器单元、阵列及其制造方法

说明书

技术领域

本发明主要涉及半导体存储器件，尤其涉及一种可编程非易失性存储器单元、阵列及其制造方法。

背景技术

片上系统(SOC，System On Chip)的制造主要以逻辑工艺为基础，设计人员在SOC研发设计过程中，常常需要在SOC内部集成大量的非易失性存储单元。设计人员根据所设计的SOC的不同用途，选择适当类型和功能的非易失性存储单元来作为SOC内部的存储单元。

目前，非易失性存储单元包括只读非易失性存储单元、可编程只读非易失性存储单元、可编程可擦除只读非易失性存储单元等。其中，现有可编程非易失性存储单元在其结构及设计方法上存在以下不足：

首先，现有可编程非易失性存储单元常常采用熔丝或反熔丝制造技术，这种熔丝或反熔丝制造技术除了需要采用传统的逻辑工艺外，还需要采用特殊工艺和特殊材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储单元，不但增加了SOC的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因此，还大大降低逻辑器件的可靠性。

其次，基于逻辑工艺的可编程非易失性存储器的制造原理主要是利用金属氧化物半导体(MOS，Metal-Oxide Semiconductor)的栅极电容介质层的可击穿特性，由于在这种结构中用于编程的电容是有源器件，而有源器件很容易产生寄生效应和小尺寸效应，因此，为了避免有源器件所产生的寄生效应和小尺寸效应对存储单元所造成的影响，设计人员不得不加大相邻电容有源区的距离，从而大大增加了存储单元所占用的面积。

另外，对于基于逻辑工艺制造的可编程可擦除的非易失性存储器，其在数据保持能力远不如可编程非易失性存储单元，而且其所占用的面积比可编程非易失性存储单元所占用的面积更大。

发明内容

有鉴于此，本发明的目的在于提供一种可编程非易失性存储器单元、阵列及其制造方法。通过该可编程非易失性存储器单元、阵列及其制造方法，达到大大提高存储稳定性、缩小存储器面积的目的。

本发明提供了一种可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，还包括与所述晶体管串联连接的电容器；

所述电容器由金属层、接触孔、阻挡层和处于无源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层。

该可编程非易失性存储器单元中，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

该可编程非易失性存储器单元中，所述阻挡层为金属硅化物阻挡层。

该可编程非易失性存储器单元中，所述金属层为单金属层或者由接触孔连接的多层金属层。

本发明还提供了一种可编程非易失性存储器单元的制造方法，

该方法提供金属层、接触孔、阻挡层、处于无源区的多晶硅、处于有源区的多晶硅和包括有源区的衬底，处于有源区的多晶硅和包括有源区的衬底形成晶体管；

依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，将阻挡层作为该电容器的介质层；

将所述晶体管与所述电容器串联连接。

该方法所述金属层为单金属层或者经接触孔连接的多层金属层。

本发明还提供了一种可编程非易失性存储器阵列，包括：

字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；其中，

所述存储单元中的晶体管的栅极与字线连接；

所述存储单元中的晶体管的源极与电容器串联连接至源线上；

所述存储单元中的晶体管的漏极与位线相连；

所述电容器由金属层、接触孔、阻挡层和处于无源区的多晶硅依次连接形成。

该可编程非易失性存储器阵列中，所述阻挡层在预定电压作用下被击穿，通过所述阻挡层在未击穿和击穿两种状态下产生的不同电阻值进行数据存储。

该可编程非易失性存储器阵列中，所述金属层为单金属层或者经接触孔连接的多层金属层。

本发明还提供了一种可编程非易失性存储器阵列的制造方法，包括：

提供金属层、接触孔、阻挡层、多根处于无源区的多晶硅、多根处于有源区的多晶硅和包括有源区的衬底，多根处于有源区的多晶硅和包括有源区的衬底形成多个晶体管；

多根处于无源区的多晶硅形成多条源线；

多根处于有源区的多晶硅形成多条字线；

金属层中的多根金属线形成多条位线；

依次连接金属层、接触孔、阻挡层、处于无源区的多晶硅形成电容器，其中，阻挡层作为该电容器的介质层；