[发明专利]非易失性存储装置及其操作方法

说明书

技术领域

示例性实施例涉及一种存储装置及其操作方法。其他实施例涉及一种能够使用电荷存储层来存储数据的非易失性存储装置及其操作方法。

背景技术

近年来，由于半导体产品趋向微型化，因此半导体产品中用到的非易失性存储装置已被更高度地集成。因此，已经对具有三维结构的非易失性存储装置进行了研究，与常规的的一维结构相比，该三维结构能够提高集成度。然而，为了实现具有三维结构的非易失性存储装置，可能需要能够被堆叠的半导体基底，而不是常规的块状硅片。然而，最近的可堆叠半导体基底，例如纳米线和/或复合半导体，可能难以通过掺杂杂质形成源区和漏区。

此外，随着非易失性存储装置的集成度的提高，控制栅电极的宽度和间隔可被减小。相应地，电荷存储层的宽度和间隔也减小，从而发生电荷存储层之间的干扰现象。例如，在非易失性存储装置的写操作中，存储在相邻电荷存储层中的电荷可能相互影响，这改变了单元(unit cell)的阈值电压。其结果是，由于这样的读取干扰，编程状态和擦除状态之间的区分可变得困难，因此，非易失性存储装置的操作可靠性可被降低。

发明内容

示例性实施例提供了一种具有增强的操作可靠性和集成的非易失性存储装置。示例性实施例还提供了一种用于操作非易失性存储装置的方法。

根据示例性实施例，提供了一种非易失性存储装置。所述非易失性存储装置可包括半导体基底。至少一个电荷存储层可被设置在所述半导体基底上。至少一个控制栅电极可被设置在所述至少一个电荷存储层上。至少一个第一辅助栅电极可被设置在所述至少一个电荷存储层的一侧且与所述电荷存储层分离，并且可被与所述半导体基底隔离。

所述非易失性存储装置还可包括：至少一个第二辅助栅电极，可位于所述至少一个电荷存储层的另一侧且与所述电荷存储层分离，并且可与所述半导体基底隔离。所述至少一个控制栅电极可以是横跨所述半导体基底的多个控制栅电极，所述至少一个电荷存储层可以是被置于所述半导体基底和所述多个控制栅电极之间的多个电荷存储层，和所述至少一个第一辅助栅电极可以是被交替地设置在所述多个电荷存储层之间且与所述半导体基底隔离的多个第一辅助栅电极。

所述至少一个第二辅助栅电极与所述多个第一辅助栅电极可以被交替地布置在所述多个电荷存储层之间的，并且所述多个第二辅助栅电极与所述半导体基底隔离。所述的非易失性存储装置还可包括：沟道区域，限定在所述至少一个电荷存储层、所述至少一个第一辅助栅电极以及所述至少一个第二辅助栅电极的下方的半导体基底中。所述半导体基底可包括块状半导体晶片、位于体绝缘层上半导体纳米线或位于体绝缘层上半导体层。

根据示例性实施例，提供一种操作该非易失性存储装置的方法。操作该非易失性存储装置的方法，可包括：将第一编程电压施加到控制栅电极并将第二编程电压施加到第一辅助栅电极，以将电荷从半导体基底注入到电荷存储层。位于所述控制栅电极和所述第一辅助栅电极下方的半导体基底的沟道区域可被导通。

所述非易失性存储装置还可包括：与所述半导体基底隔离且位于所述电荷存储层另一侧的第二辅助栅电极，和可将第二编程电压施加到第二辅助栅电极。所述方法还可包括：将第一读取电压施加到所述控制栅电极并将第二读取电压施加到所述第一辅助栅电极，以从所述电荷存储层读取数据。位于所述第一辅助栅电极下方的所述半导体基底的沟道区可被导通，和位于所述电荷存储层下方的所述半导体基底的所述沟道区域可根据所述电荷存储层中的数据状态被导通或截止。

所述非易失性存储装置还可包括与所述半导体基底隔离且位于所述电荷存储层另一侧的第二辅助栅电极，可将第二读取电压施加到第二辅助栅电极。所述的方法还可包括：将擦除电压施加到所述第一辅助栅电极，以擦除所述电荷存储层上的数据。所述控制栅电极和所述半导体基底可被接地。

附图说明

通过以下结合附图进行的详细描述，示例性实施例将会变得更容易理解。图1至图18表示了这里描述的非限制性的示例性实施例。

图1是根据示例性实施例的非易失性存储装置的示意性布置图；

图2是沿图1的非易失性存储装置中的线II-II’截取的剖面图；

图3是沿图1的非易失性存储装置中的线III-III’截取的剖面图；

图4至图7是根据示例性实施例的非易失性存储装置的剖面图；

图8是根据示例性实施例的非易失性存储装置的示意性布置图；

图9是示出根据示例性实施例的非易失性存储装置的编程操作的示意性布置图；