[发明专利]铝互连线的可控表面氧化

说明书

技术领域

本发明的实施方式涉及集成电路形成中的溅射，更具体地涉及用于形成互连线的溅射铝的后处理。

背景技术

溅射，也称作物理气相沉积(PVD)，是在硅集成电路制造中沉积金属及相关材料层最普遍的方法。在商业生产中最常用的一种DC电磁管溅射中，溅射涂覆的晶圆设置在与要溅射的金属靶材相对的真空腔室中。氩工作气体可以引入到真空腔室。当相对于腔室壁或其护罩，靶材为负偏压时，氩气激励到等离子体并从靶材溅射出金属原子，其中一些金属原子撞击晶圆并在其上形成金属涂层。放置在靶材后面的电磁管包括极性相对的磁极来将磁场投射到与靶材的溅射面相邻的腔室从而增加等离子体的密度和溅射速率。可以对晶圆施加电偏压来辅助涂覆到更深和更窄的孔(via)。溅射的其他形式可以包括RF感应线圈、辅助磁体以及复杂形状的靶材。

溅射铝一直用作金属化来形成垂直和水平的互连线。应该理解，铝可以是合金。通常预期的合金为数量少于10at％，通常少于5at％的铜、镁和硅。在半导体制造中标准的铝合金包括0.5wt％的铜。其他金属通常不超过1at％。

图1示出了使用铝金属化的简单的孔结构的横截面图。下电介质层10具有导电部件12，例如，在其表面由铝形成并需要电连接。上电介质层14沉积在下电介质层10及其导电部件12的上方，并且通孔16经过蚀刻贯穿上电介质层14直到其导电部件12。溅射铝层18来填充通孔16并且在上电介质层14的顶部表面处的场区20上形成平面层。铝溅射可以包括不同溅射步骤，甚至对于不同子层有独立的溅射腔室，但铝溅射的最后部分通常与在诸如400℃的适度高温下的硅晶圆一起进行以促进铝回流来填充通孔16以及平整化铝层18的上表面。如果以金属化的最低等级形成孔，下电介质层10可由硅层取代，并且导电部件可以是通常形成于硅导电部件12和铝填充孔16之间的具有额外的接触(contact)、阻碍(barrier)或栅氧化区的硅掺杂区。

在这一点上，铝层18呈现为未构图、未定义以及平坦的上表面，偏离在下层(underlying)部件上的等角沉积而出现的平面化。电介质层14的上表面20上方的铝层18的场厚度(field thickness)决定水平互连线的厚度，通常在160到1000nm范围之内。如图2的横截面图所示，对于通孔16外面的铝层18进行选择性蚀刻直到电介质层14的上表面或到其上表面20上的薄阻挡层。光刻蚀刻的构图通常形成连接到多个铝填充通孔或下一级金属化的狭长的水平电互连线。为了辅助限定蚀刻的构图德光刻，可将诸如氮化钛(TiN)的抗反射涂层(ARC)22沉积在图1中的未构图的铝层18的上方。