[发明专利]数据快取架构与其使用的快取算法

权利要求书

1.一种快取装置，其使用于一数据快取架构，该数据快取架构包括一分 割成至少多个大快取容量区块以及多个小快取容量区块的数据高速缓存，其 中该快取装置包括：

第一判断模块，判断主机写入的数据是否大于或等于一储存区临界数；

第二判断模块，判断快取击中是否发生于该大快取容量区块内；以及

写入模块，如果第一判断模块判断该主机写入的数据小于该储存区临界 数而且第二判断模块判断快取击中并未发生于该大快取容量区块内时，写入 数据至该小快取容量区块，否则写入数据至该大快取容量区块。

2.如权利要求1所述的快取算法，其中该写入模块包括：

第一判断单元，判断快取击中是否发生于该小快取容量区块内；以及

第一写入单元，如果该第一判断模块判断该主机写入的数据小于该储存 区临界数而且该第二判断模块判断快取击中发生于该大快取容量区块内但 是该第一判断单元判断快取击中并未发生于该小快取容量区块内，写入数据 至该大快取容量区块，否则，如果该第一判断模块判断该主机写入的数据小 于该储存区临界数、该第二判断模块判断快取击中发生于该大快取容量区块 且该第一判断单元判断该快取击中发生于该小快取容量区块内，将该小快取 容量区块内的数据汇集至该大快取容量区块内并且接着写入数据至该大快 取容量区块。

3.如权利要求1所述的快取装置，其中该写入模块包括：

第二判断单元，判断快取击中是否发生于该小快取容量区块内；以及

第二写入单元，如果该第一判断模块判断该主机写入的数据大于或等于 该储存区临界数、该第二判断模块判断快取击中并未发生于该大快取容量区 块内且该第二判断单元判断快取击中并未发生于该小快取容量区块内，写入 数据至该大快取容量区块，否则，如果该第一判断模块判断该主机写入的数 据大于或等于该储存区临界数且该第二判断单元判断快取击中发生于该小 快取容量区块但是该第二判断模块判断快取击中并未发生于该大快取容量 区块内，将该小快取容量区块内的数据汇集至该大快取容量区块内并且接着 写入数据至该大快取容量区块。

4.如权利要求1所述的快取装置，其中该写入模块包括：

第三判断单元，判断快取击中是否发生于该小快取容量区块内；以及

第三写入单元，如果该第一判断模块判断该主机写入的数据大于或等于 该储存区临界数而且该第二判断模块判断快取击中发生于该大快取容量区 块内但是该第三判断单元判断快取击中并未发生于该小快取容量区块内，写 入数据至该大快取容量区块，否则，如果该第一判断模块判断该主机写入的 数据大于或等于该储存区临界数、该第三判断模块判断快取击中发生于该大 快取容量区块且该第三判断单元判断快取击中发生于该小快取容量区块内， 将该小快取容量区块内的数据汇集至该大快取容量区块内并且接着写入数 据至该大快取容量区块。

5.一种快取方法，其使用于一数据快取架构，该数据快取架构包括一分 割成至少多个大快取容量区块以及多个小快取容量区块的数据高速缓存，其 中该快取方法包括以下步骤：

(a)判断主机写入的数据是否大于或等于一储存区临界数；

(b)判断快取击中是否发生于该大快取容量区块内；以及

(c)如果该主机写入的数据小于该储存区临界数而且快取击中并未发 生于该大快取容量区块内，写入数据至该小快取容量区块，否则写入数据至 该大快取容量区块。

6.如权利要求5所述的快取方法，其中该步骤(c)包括以下步骤：

(c11)判断快取击中是否发生于该小快取容量区块内；以及

(c12)如果该主机写入的数据小于该储存区临界数而且快取击中发生 于该大快取容量区块内但是并未发生于该小快取容量区块内，写入数据至该 大快取容量区块，否则，如果该主机写入的数据小于该储存区临界数而且快 取击中发生于该大快取容量区块以及该小快取容量区块内，将该小快取容量 区块内的数据汇集至该大快取容量区块内并且接着写入数据至该大快取容 量区块。