[发明专利]硅化钴膜形成方法和具有硅化钴膜半导体装置的制造方法

说明书

本申请文件是2003年10月17日提交的第200310120909.2号发明专利申请的分案申请。

这是申请日为2003年6月10日的美国专利申请第10/457,449号的部分连续(continuation-in-part)，该专利申请的全部内容被引用在这里作为参考。另外，分别要求申请日为2002年10月17日和2003年9月25日的韩国专利申请第2002-63567号和第2003-66498号的优先权，这些申请的全部内容被引用在这里作为参考。

技术领域

本发明主要涉及半导体装置的制作，更准确地说，本发明涉及硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。

背景技术

随着金属氧化物半导体(MOS)的栅电阻和源/漏接触电阻的增加，含有MOS晶体管的半导体器件的操作速度下降。因此，硅化膜被广泛应用来降低这些电阻。硅化钴膜，特别是二硅化一钴(CoSi₂)膜，由于其低电阻(16～18μΩcm)、良好的热稳定性和随尺寸减少的薄片电阻(Rs)而尤其有用。硅化钴膜已被使用在静态随机存取存储器(SRAM)装置和需要高操作速度的逻辑器件中。

如果在其上面形成有硅化钴膜的硅区表面存在氧化硅和氮化硅等杂质会使得硅化钴膜的特性不好。由于这个原因，在沉积硅化钴膜之前，通常先对衬底表面进行湿式清洁并随后使用射频(RF)溅射进行蚀刻。然而，不幸的是，由于RF溅射蚀刻是使用氩离子(Ar+)的物理蚀刻过程，因此会产生衬底表面缺陷。另外，在RF溅射蚀刻过程中出现了二次溅射(resputtering)，这可能导致形成不好的硅化钴膜，在硅化钴膜中的有源区之间可能发生短路。

图1是半导体器件的平面图，其中硅化钴膜在有源区之间造成短路。在图1中，参考标记3表示有源区，参考标记4表示阱区边界，参考标记5表示栅极，参考标记7表示栅极间隔层，参考标记11c表示硅化钴膜。如图所示，因为跨过阱区边界4连接邻近的有源区3，所以硅化钴膜11c是有缺陷的。

图2是用于解释RF溅射蚀刻过程中二次溅射形成的视图，图3是显示由于二次溅射而形成的不好的硅化钴膜。图2和3是沿图1中线II-II’截取的剖视图。

如图2所示，在RF溅射蚀刻10过程中，浅沟槽装置隔离区(STI)2的氧化物2a和/或间隔层(spacer)7的氮化物7a被二次溅射在有源区3或半导体装置的栅极5上。而且，有源区3的硅3a被二次溅射到间隔层7上。

如图3所示，二次溅射的氧化物2a和氮化物7a使得形成在有源区3上的硅化钴膜11a和形成在栅极5上的硅化钴膜11b的厚度不均匀。而且，二次溅射的硅3a使得硅化钴膜11c沿着间隔层7的侧壁表面形成。这会导致如图1所示的有源区的短路。

同时，参考图4，形成于衬底前表面上的钴膜11转化为硅化钴膜主要发生在栅极5a图案的边缘以及STI 2与有源区3彼此连接的边缘。这个现象称为“边缘效应”，如图4中的参考标记13所示。边缘效应使得硅化钴膜11d的厚度增加，这反过来造成硅化膜的Rs的加载(loading)，使得很难调节Rs的值。进而，边缘效应可能在源/漏区8产生漏电流。这些缺陷在栅极临界尺寸(CD)减少到小于100nm时得到加强。如图4所示，在具有小CD的栅极5b处形成的硅化钴膜11e的厚度几乎是在具有较大CD的栅极5a形成的硅化钴膜11d的厚度的两倍。这在减少栅5b图案的长宽比方面带来限制，对后续工艺的工艺容限产生不利影响。

发明内容

本发明提供一种形成具有良好特性的硅化钴膜的方法。

本发明也提供一种形成硅化钴膜的方法，该硅化钴膜具有通过工艺参数的调整使薄片电阻的调节更容易的大工艺窗。

本发明还提供一种使用硅化钴膜形成方法制造半导体器件的方法。

根据本发明的一个方面，提供一种形成硅化钴膜的方法，该方法包括：在具有绝缘区和含硅导电区的半导体衬底的表面形成含钴膜；在含钴膜上形成一个富含钛的覆盖膜来获得一个合成(resultant)结构，富含钛的覆盖膜的钛和其他元素的原子百分比比率超过1；以及对该合成结构进行退火使得含钴膜的钴和含硅导电区的硅彼此反应从而形成硅化钴膜。