[发明专利]半导体异质结构

说明书

技术领域

本发明涉及一种半导体异质结构，其包括具有第一面内晶格常数的支撑衬底、在衬底上形成的处于松弛状态的并且在顶部具有第二面内晶格常数的缓冲结构以及在缓冲结构上形成的非渐变层的多层堆叠。

背景技术

这类异质结构可从美国专利文献2005/0167002A1了解到，它可用于在拿掉半导体材料的有用层后施主晶片的晶片循环利用。本文献描述了一种类似于图7所示的施主晶片16的晶片结构，包括硅支撑衬底1、位于支撑衬底1上的锗含量逐渐增加的渐变硅-锗(SiGe)缓冲层2以及在缓冲层2上形成的由松弛硅-锗层3、3′和应变硅层4、8交替组成的多层结构。

缓冲层2可以在支撑衬底1的晶体结构与多层堆叠机构的层之间匹配晶格常数a₁和a₂，从而降低上面多层结构的缺陷密度。为了实现这一功能，缓冲层2在与支撑衬底1的界面处的晶格常数几乎等于支撑衬底1的晶格常数a₁，而在与多层堆叠的界面处缓冲层2的晶格常数几乎等于多层堆叠中直接与缓冲层2相邻的层3的晶格常数a₂。

当锗的表面浓度小于30％时，缓冲层2的厚度选择在1到3微米之间，以在表面得到良好的结构松弛以及限制与晶格常数差异相关的缺陷。

松弛硅-锗层3中的锗浓度均匀，且几乎与缓冲层2的锗浓度相同，比如约为20％，松弛硅-锗层3的典型厚度大约为0.5到1微米。

位于松弛硅-锗层3上的应变硅层4的厚度不能超过松弛所需的临界厚度。对于插入在两个锗浓度约为20％的松弛硅-锗层之间的由应变硅构成的层4，其临界厚度大约在20纳米的量级。

所用的多层堆叠具有足够的厚度，可以形成至少两个有用层，例如应变硅层4和8。它们可以被分离，而且在从施主晶片分离之前可以除去额外的材料以平坦有用层的暴露表面。按照美国专利申请2005/0167002 A1描述的例子，有用层可以借助于所谓的Smart Cut^技术从施主晶片分离，该技术包括通过注入在施主晶片内形成弱化区域，键合施主晶片与接收晶片并通过热处理和/或机械处理(或者有任何其它形式能量输入的处理)处理键合后的晶片对，使其在弱化区域处分离。

尽管美国专利文献2005/0167002 A1所述过程的原理非常适于层分离以及晶片的循环利用，然而它需要多次抛光以使顶层具有足够低的表面粗糙度。事实上，已经表明，当抛光步骤减少时，施主晶片16的顶层8的表面9的粗糙度在2微米×2微米的扫描窗口内介于7到10RMS之间，这样的施主晶片结构不适于直接晶片键合，而直接晶片键合对于Smart Cut^过程非常重要。

发明内容

本发明的目的在于提供一种上述类型的具有较小表面粗糙度的半导体异质结构。一种上述类型的异质结构实现了这一目的，其包括具有第一面内晶格常数的支撑衬底、在衬底上形成的处于松弛状态的并且在顶部具有第二面内晶格常数的缓冲结构以及在缓冲结构上形成的非渐变层的多层堆叠结构。其中上述的非渐变层为应变层，该应变层包括至少一个半导体材料的处于松弛状态并具有第三面内晶格常数的应变平滑层，其中第三面内晶格常数介于第一晶格常数与第二晶格常数之间。

本发明令人惊讶的发现在于，通过在多层堆叠中提供至少一个应变平滑层，具有与本发明的半导体异质结构类似构成的施主晶片与接收晶片之间的直接键合可以容易地实现，其中平滑层的面内晶格常数的值介于第一和第二晶格常数之间。借助于这一想法，不仅非渐变平滑层的表面粗糙度相较于下面缓冲结构的表面粗糙度得到了降低，而且位于平滑层之上的多层堆叠中的层也由此获益，其表面粗糙度得到了降低。于是，半导体异质结构顶部的表面粗糙度相较于现有技术的异质结构得到了降低，键合也变得容易。这是因为位于平滑层之上的多层堆叠的层生长在下面平滑层应变但是平滑的表面上。

在上下文中，名词“面内晶格常数”对应于各层的方向基本平行于各层间界面的晶格常数以及层处于松弛状态时的晶格常数。事实上，晶格常数不仅依赖于所用材料，而且还依赖于作为沉积基础的下层材料的性质。为了以后能够比较不同层的晶格常数值，所用数值总是假定在异质外延条件下各层处于松弛状态而不是应变状态，这也称作伪晶生长(pseudomorphic growth)或同量生长(commensurate growth)。因为一个界面可以由两个晶格参数表征，所以以上所述条件可以对两个晶格参数都满足也可以仅对一个满足。此外，异质结构的顶层不必是最后的层，上面可以形成更多应变或松弛层。