[发明专利]形成电路图案的光刻方法

说明书

技术领域

本发明涉及一种用于形成电路图案的光刻方法，且更特别地涉及一种能够在曝光工艺中抑制浮渣的形成电路图案的光刻方法。

背景技术

随着例如半导体器件的集成电路器件变得越来越高度集成，已经实施了许多关于改善器件电学特性或确保工艺余量的研究。在例如NAND闪存或者DRAM存储器的半导体存储器件的情况下，存储容量变得更大且构造器件的图案的临界尺寸(CD)在尺寸上迅速地减小。在光刻工艺中，将为器件设计的电路图案版图转移到晶片上变得越来越重要。

由于半导体器件的图案尺寸变得更小以及具有新结构的半导体器件的发展，分辨率增强技术频繁地应用于曝光工艺中。对于其中一种分辨率增强技术，例如偶极子照明系统的非对称照明系统，已经被引入曝光工艺中。在引入偶极子照明系统的情况下，在形成具有相对微小的线和空间的电路方面具有优势。不期望存在的光致抗蚀剂残余物的浮渣，可能形成在较大图案或那些与线图案相比具有相对较大的尺寸和空间的衬垫图案的周围。

图1至3示出了在曝光工艺中形成的浮渣。参照图1所示，通过使用在x-y坐标系统中x方向上的具有开口11的孔径结构，可引入偶极子照明系统10以改善线图案和空间图案的分辨率。由于开口11的位置靠近于边缘且远离孔径结构的中心，可实现更极限改进的偶极子照明系统。在应用如图1中所示的具备0.9NA的高数值孔径(NA)的透镜系统的极限偶极子照明系统的情况下，可在晶片上实现具有更微小线宽的线和空间图案的图像。

当利用此极限偶极子照明系统实现具有更微小线宽的图案的时候，在较大图案周围可形成浮渣。如图2所示，通过设置用于布线的线图案21和在线图案之间的空间两者作为参考图案，设计用于半导体器件的电路图案的原始版图20。还需要与线图案21相比具有相对大的线宽的例如用于互连布线的衬垫23的大图案以实现电路。衬垫23之间的空间25与线图案21之间的另一空间26相比，还设置为相对大的间隔。

因此，在通过使用如图1所示的极限偶极子照明系统将此电路图案的原始版图20投映到晶片的光致抗蚀剂上的情况下，可实现如图3所示的光致抗蚀剂图案的版图30。沿着线图案31和衬垫33的形状，在衬垫之间的空间35中可缺陷性地产生包括不期望的光致抗蚀剂剩余物的浮渣37。产生浮渣37的区域可理解为曝光能量不足的区域。由于曝光干涉的发生取决于位于产生浮渣37的区域周围的图2中衬垫23和其间的空间25，所以导致浮渣37生成。

因为光致抗蚀剂的浮渣37造成晶片上不期望的图案形成，所以为了抑制晶片上的缺陷图案，需要一种抑制或者避免浮渣37的技术。为了避免浮渣37，可尝试多种光学邻近修正技术或分辨率改进技术。

发明内容

本发明提供一种通过在电路图案的原始版图中形成自对准的辅助图案而能够在曝光工艺中抑制浮渣的光刻方法。

在本发明的一个实施例中，用于在半导体衬底上形成电路图案的光刻方法包括如下步骤：设计包括线图案和衬垫图案的原始版图；从原始版图提取衬垫图案的版图；获得第一缩影版图，其相对于提取的衬垫图案的版图缩小了第一缩影宽度；获得第二缩影版图，其相对于衬垫图案的版图缩小了大于第一缩影宽度的第二缩影宽度；通过从第一缩影版图中除去第二缩影版图，获得为衬垫图案的版图自对准的辅助图案的版图；通过从原始版图除去辅助图案的版图而在原始版图中产生辅助图案；以及通过曝光工艺在半导体衬底上投映具有辅助图案的版图。衬垫图案优选地具有比线图案相对大的线宽和空间。第一缩影版图优选地在x方向和y方向等量的缩小第一缩影宽度，或者在x方向和y方向不同量的缩小第一缩影宽度。第二缩影宽度优选地在x方向和y方向其中之一大于第一缩影宽度且在另一方向等于第一缩影宽度，由此导致散射条形式的辅助图案。可选地，第二缩影宽度在x方向和y方向都大于第一缩影宽度，因此导致散射环形式的辅助图案。获得辅助图案的版图的步骤优选地包括执行布尔运算的步骤，其中图案信息被包括在第一缩影版图的数据中但不包括在第二缩影版图的数据中。在原始版图中产生辅助图案的步骤优选地包括执行布尔运算的步骤，其中图案信息被包括在原始版图的数据中而不包括在辅助图案的版图的数据中。该光刻方法优选地还包括在原始版图中产生辅助图案时提取小于参考尺寸的错误图案和去除错误图案的步骤。而且，该光刻方法优选地还包括对其中产生了辅助图案的版图执行光学邻近修正的步骤。曝光工艺优选地通过非对称修正照明系统而执行。