[发明专利]低压降线性稳压装置

说明书

技术领域

本发明涉及一种稳压装置，尤其涉及一种低压降线性稳压装置。

背景技术

低压降线性稳压器(Low Drop-out Linear Regulator；LDO)是被广泛应用于手机、DVD、数码相机以及Mp3等多种消费类电子产品中的稳压芯片、为了满足这些精密电子产品的要求，在电源的输入端加入线性稳压器，以保证电源电压恒定与实现有源噪声滤波。此外，这些电子产品通常只有一组电池供电，为了节省供电池的电量，希望在设备不工作时，LDO工作于睡眠状态。为此，大部分LDO都具有使能控制功能，从而方便用户控制使用。

但是，该LDO在方便使用的同时，存在一个无法避免的问题：LDO的使能控制模块的逻辑工作电平没有办法覆盖一个连续的工作电平，从而造成当控制信号处于这个不连续工作电平的时候，使能控制模块处于浮动状态(介于高电平H与低电平L之间的一个无法控制的阶段)，从而LDO失去对输出状态的控制。

发明内容

有鉴于此，有必要提供一种解决低压降线性稳压器失去对输出状态的控制问题的低压降线性稳压装置。

一种低压降线性稳压装置，其包括一个低压降线性稳压器及一个电压采样模块，该低压降线性稳压器具有一个能输出第二控制逻辑的使能控制模块，该电压采样模块对该低压降线性稳压器的输出电压进行采样，并输出第一控制逻辑，该第一控制逻辑与该第二控制逻辑构成第三控制逻辑，该第一控制逻辑、该第二控制逻辑与该第三控制逻辑满足以下逻辑关系式：其中，Y₁为该第一控制逻辑；Y₂为该第二控制逻辑；Y为该第三控制逻辑。

所述的低压降线性稳压装置，通过该第三控制逻辑来控制该低压降线性稳压器的输出状态，避免了因该使能控制模块处于浮动状态而导致该低压降线性稳压器的输出状态处于失效模式。

附图说明

图1为本发明第一实施方式提供的低压降线性稳压装置的功能结构图。

图2为图1中低压降线性稳压器的输出电压与时间的关系曲线图。

图3为图2中采样电压的逻辑电平与输出电压的关系示意图。

图4为本发明第二实施方式提供的低压降线性稳压装置的功能结构图。

具体实施方式

下面将结合附图对本发明实施方式作进一步的详细说明。

请参阅图1，为本发明第一实施方式提供的一种低压降线性稳压装置100，该低压降线性稳压装置100包括一个低压降线性稳压器101及一个电压采样模块102。该低压降线性稳压器101包括一个使能控制模块1011、MOS驱动模块1012、MOS开关模块1013、第四比较放大器1014及反馈模块1015。该电压采样模块102包括有一个逻辑输出模块1024、一个比较放大器模块1025及一个延迟模块1026，该比较放大器模块1025具有第一比较放大器10251与第二比较放大器10252。

该低压降线性稳压器101接收外部输入电压V_in，经内部处理输出电压V_out，以保证电源电压恒定与实现有源噪声滤波。该电压采样模块102对该低压降线性稳压器101的输出电压V_out进行分时采样，得到第一采样电压V₁与第二采样电压V₂，并判断该两次采样电压V₁、V₂的逻辑电平，得到第一采样电压V₁的逻辑电平A₁与第二采样电压V₂的逻辑电平A₂，最后，将A₁与A₂构成一个第一控制逻辑Y₁。