[发明专利]一种PCIE数据传输的方法、系统及板卡

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种PCIE(PCI Express，PCI快速总线)数据传输的方法、系统及板卡。

背景技术

PCI(Peripheral Component Interconnect，外设部件互连)Express是由Intel倡导开发的处理器系统总线，是一种串行互连技术，目前已经被PCISIG(PCI专业组)接受并成为PCI、PCI-X(PCI eXtended，PCI扩展)的继承者，目标是完全取代PCI和PCI-X。随着PCI Express(简称PCIE)规范的发布，越来越多的厂家开始推出基于PCIE规范的芯片，一些厂家已经推出了基于PCIE的交换器，在一个系统中可以连接很多设备，基于PCIE交换器的通信设备(如路由器、交换机、网关等)也成为一种选择。

现有技术中，一个典型的基于PCIE交换器的分布式系统的架构，如图1所示，PCIE交换器提供多个PCIE接口连接到主控板和线卡板(如接口板、业务板等)，主控板CPU(Central Processor Unit，中央处理器)通过PCIE接口完成PCIE交换器的配置和线卡板的PCIE终端空间的配置，确保不同的线卡板可以通过PCIE交换网进行通信，线卡板中的报文处理主要通过报文处理引擎实现，报文处理引擎可以采用CPU、NP(Networks Processor Unit，网络处理器)或者ASIC(Application Specific Integrated Circuit，专用集成电路)等。

在基于PCIE交换器的分布式系统中，通过PCIE总线实现设备之间通信的串行、点对点类型的互连，利用基于PCIE数据报文的通信协议实现串行互连通信。PCIE数据报文格式如图2所示，其中PCIE报文中携带目标线卡板的内存地址，PCIE交换器根据该目标线卡板的内存地址对数据报文进行转发。具体报文转发流程如图3和图4所示，包括以下步骤：

步骤s301，主控板为每个线卡板中的内存分配地址空间范围，确保所有线卡板进行PCIE报文转发时内存地址不冲突；线卡板1接收到报文后，提取报文的五元组(MAC地址、IP地址、协议号)等信息，进行分类查表，如果查表的结果为报文转发的目的为线卡板4的某个端口，则线卡板1向线卡板4申请内存空间。

步骤s302，线卡板4的CPU申请本地内存空间。

步骤s303，线卡板4把本地内存空间的地址传递给线卡板1的CPU。

步骤s304，线卡板1的CPU根据线卡板4提供的内存地址，组装PCIE报文，发送到PCIE交换网上，PCIE交换网依据PCIE报文中的地址信息，转发报文到线卡板4。

步骤s305，线卡板4把报文存储到预先分配的地址空间。

图3和图4的转发流程所示，要转发一个包到目的线卡板必须先到目的线卡板申请内存空间地址，然后依据申请到的目的地址，组装PCIE包，然后把该PCIE包通过PCIE交换网发送到目的线卡板。目的地址的申请和传送可以通过设备的数据承载平面，也可以通过控制平面，为了避免数据承载平面数据报文过多、发生拥塞，优选使用控制平面传递目的内存地址。基于PCIE交换网的这种地址路由方式，在基于PCIE交换网的每个线卡板地址都必须是唯一的，不能和其他线卡板地址冲突。

综上所述，现有技术中PCIE数据传输具有以下缺陷：

1、PCIE交换网中的通信协议复杂，严重影响线卡板间传输的性能：发送方需要获取接收方的地址，接收方的地址需要更新给发送方。由此增加了通信开销，例如：接收方的地址更新给发送方时，对某些加锁的内存地址，接收方需要额外发送访问加锁的开销；及一个数据包的传送伴随着以PCIEMemory写方式的两个小包(请求地址包和获取地址包)的开销等。

2、PCIE交换网中的VC(Virtual Channel，虚通道)数量不够，容易引起HOL(Head of Line Blocking，信头阻塞)问题。如果CPU向某个槽位申请写空间，当对方忙时，将导致CPU陷入等待，无法向其他槽位发送申请。

3、为了传输的正确可靠，PCIE的许多操作的优先级很高，需要确保这些操作成功执行。如果执行这些操作时，板间传输出了故障，CPU将继续等待，会影响CPU的基本运行，且造成较大的传输延时。

发明内容

本发明实施例提供一种PCIE数据传输的方法、系统及设备，有效提高基于PCIE交换网的设备转发性能。