[发明专利]集成的锁相环和网络PHY或开关有效

专利信息
申请号: 200710302073.6 申请日: 2007-12-21
公开(公告)号: CN101222315A 公开(公告)日: 2008-07-16
发明(设计)人: 彼得·布尔克;路易丝·戈兰;西尔瓦纳·贡萨拉·罗德里格斯;丹尼尔·诺曼·加朗;马蒙·阿布·塞义多 申请(专利权)人: 卓联半导体有限公司
主分类号: H04L7/033 分类号: H04L7/033;H04L12/56
代理公司: 北京乾诚五洲知识产权代理有限责任公司 代理人: 付晓青;杨玉荣
地址: 加拿大*** 国省代码: 加拿大;CA
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 集成 锁相环 网络 phy 开关
【说明书】:

发明领域

本发明涉及数字通信领域,尤其是,涉及分组交换网络。

发明背景

由于传统的电路电话交换网迁移到分组交换网络,存在许多需要同步的应用,诸如,传统的时分多路复用(TDM)服务、蜂窝基站等等。

在当今的网络环境下发现在分布式网络中定时同步是决定性的。由于网络服务继续增加,随着给系统和应用提供精确的时间涉及的挑战也增加。

在传统的网络中,同步是由同步数字分级(SDH)网络传输和分配的。由于网络演变,具有TDM接口(即,STM-N)的传统设备与十亿比特以太网接口混合。涌现的技术,诸如CES(电路模拟服务)被设计成能在异步网上传输同步电路,诸如,T1/E1。这种类型的技术需要在分组网上传输精确的时钟信息。

在分组网中,存在若干用于将时钟或者定时信号从一个节点传输到另一个的方法。基于数据分组的方法是基于在网络上传送的数据分组的抵达时间。一种供选择的解决方案是使用同步以太网,其中实际的线路时钟可锁定到一个外部基准源。

同步以太网技术允许服务提供者在单个会聚的高带宽同步以太网链路上传送时间敏感的服务,诸如,语音和视频。

传统的专用介质全双向的以太网连续不断地传送。这些信号的该物理层发射机时钟源自于廉价的+/-100ppm晶体,并且接收机锁定到此。由于数据被分成包并且可以被缓存,不需要长期的频率稳定度。因为相同的原因,不需要在网络的不同的节点之间的不同的链路的频率之间的相容性。

在同步以太网技术中,通过以可追踪到主基准时钟的频率源代替传统的以太网的晶体,该物理层发射机时钟源自于高质量基准频率。这个变化不影响该以太网层的任何一个的工作。在该链路的另一端上的该接收机自动地锁定到接收信号的物理层时钟,并且从而它本身可以使用非常精确的和稳定的基准频率。这个接收机将其另一个端口的传输时钟锁定到这个基准频率。

通过在以太网中以主基准时钟馈给一个网络单元,并且在SONET/SDH网络中以比较好巧妙地设计的标准形态的定时恢复电路采用以太网PHY电路,理论上可以充分地建立时间同步网络。与TDM网络不同,这个定时精度对于数据面的本征函数是不需要的,其可以借助于相对不准确的和不相容的物理层时钟非常好地起作用。更合适地,其对需要其的应用提供使用非常精确的和稳定的基准频率,诸如蜂窝基站和TDMoIP网关。

同步以太网解决方案的一个例子在图1中示出。层1可追踪的基准被注入进数字锁相环路(DPLL)中。该DPLL包含一个集成的模拟锁相环(APLL)以清除抖动。该DPLL提供漂移和抖动滤除,并且其将电信时钟变换为以太网时钟。图2示出一个采用二个芯片解决方案的实施例。虽然这种解决方案理论上允许在网络上传输定时,正如以上讨论的,本申请人已经发现这种传送定时信息的方法对载波分级网络来说是不适当的。

发明概述

令人惊讶地,本申请人已经发现,通过将锁相环内部地集成进物理接口(PHY),就可以克服现有技术的问题,并且可以实现用于载波分级网络足够的定时精度。借助于一个外部PLL使用以太网PHY和/或以太网开关,定时功能集成进以太网PHY和/或以太网开关中允许在传统的同步以太网解决方案中不可利用的功能。本发明提供了一种用于同步以太网的集成的解决方案,这里同步以太网锁相环(PLL)被集成进PHY(物理接口),或者被集成进以太网开关,或者它们完全被集成在一起。

因此,按照本发明,提供了一个用于连接到同步分组网的节点,其中网络锁定到主基准源,包括:用于连接到分组网的物理接口;用于处理数据分组的分组开关;和用于产生定时信号的锁相环;和其中所述锁相环被集成进物理接口或者分组开关中。以这种方法,可以借助于单个设备提供用于同步以太网的解决方案。

按照本发明的第二个方面,提供了一个供同步分组网使用的物理接口,其中网络被锁定到主基准源,并且物理接口可以或者以主或者以从属的模式操作,包括集成到单个芯片上,用于连接到分组网链路的网络接口;用于从分组网链路恢复时钟信号的定时恢复单元;用于产生供具有基准输入的接口使用的定时信号的锁相环;用于产生表示是否所述物理接口是处于主或者从属模式之中的模式信号的模式信号发生器;和多路复用器,该多路复用器用于取决于接口的模式状态,将来自定时恢复单元的所述时钟信号,或者来自主基准源的外部信号施加到所述基准输入。

本发明可以采用与模拟和数字PLL结合的PHY。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于卓联半导体有限公司,未经卓联半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710302073.6/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top