[发明专利]具有栅极堆叠结构的半导体器件

说明书

相关申请交叉引用

本发明要求2006年12月27日及2007年4月27日提出的韩国专利申请第10-2006-0134326号及第10-2007-0041288号的优先权，通过引用全文并入。

技术领域

本发明涉及一种半导体器件，更具体涉及一种具有栅极堆叠结构的半导体器件。

背景技术

通过堆叠多晶硅和钨所形成的钨多晶硅栅电极具有非常低的电阻，该非常低的电阻约为通过堆叠多晶硅和硅化钨所形成的多晶硅/硅化钨(Poly-Si/WSi_x)栅电极的电阻的1/5至1/10。因此，钨多晶硅栅极电极是制造亚-60nm存储器件所必需的。

图1A至1C示出典型的钨多晶硅栅极堆叠结构。如图1A所示，通过顺序堆叠多晶硅层11、氮化钨(WN)层12和钨(W)层13形成钨多晶硅栅极堆叠结构。WN层12用作扩散阻挡层。

在后续退火过程或栅极再氧化过程期间，使WN层12中的氮在钨层13与多晶硅层11之间分解成例如SiN_x和SiO_xN_y的非均匀绝缘层。该非均匀绝缘层具有约2nm至3nm范围的厚度。因此，在数百兆赫(MHz)的操作频率及1.5V或更小的操作电压下可能导致例如信号延迟的器件误差。最近，已在多晶硅层11与WN层12之间形成薄的硅化钨(WSi_x)或钛(Ti)层作为扩散阻挡层，以防止在钨层13与多晶硅层11之间形成Si-N键。

如图1B所示，如果在多晶硅层11与WN层12之间形成硅化钨(WSi_x)层14，则通过在WN层12的形成期间所使用的氮等离子体，在WSi_x层14上方形成W-Si-N键。公知W-Si-N是具有金属特性的良好扩散阻挡层。

如图1C所示，如果在多晶硅层11与WN层12之间形成钛(Ti)层15，则在WN层12的形成期间的反应性溅射过程中，氮等离子体将钛层15的钛转变成氮化钛(TiN)。TiN层用作扩散阻挡层。结果，虽然在后续热过程期间WN层12被分解，但是该TiN防止氮向多晶硅层11扩散，因此，可有效地降低Si-N的形成。

然而，在将钨多晶硅栅极应用至双多晶硅栅极[即，用于N-型金属氧化物半导体场效应晶体管(NMOSFET)的N⁺-型多晶硅栅极和用于P-型金属氧化物半导体场效应晶体管(PMOSFET)的P⁺-型多晶硅栅极]的情况下，如果在该钨多晶硅栅极中使用WSi_x/WN扩散阻挡结构，则可以大幅增加钨层与P⁺-型多晶硅层之间的接触电阻。相反，如果在钨多晶硅栅极中使用Ti/WN扩散阻挡结构，则钨层与P⁺-型多晶硅层间的接触电阻较低而与多晶硅掺杂物质无关。

在用于PMOSFET的P⁺-型多晶硅的情况下，可在作为实际操作模式的反转状态中产生多晶硅耗尽效应。多晶硅耗尽效应的产生可取决于在P⁺-型多晶硅内所保留的硼的量。

在WSi_x/WN扩散阻挡结构中可产生比在Ti/WN扩散阻挡结构中更大的多晶硅耗尽效应。因此，该WSi_x/WN扩散阻挡结构可能降低晶体管特性。结果，因为Ti/WN扩散阻挡结构可在钨层与多晶硅层间提供低接触电阻以及防止P-型多晶硅耗尽的产生，所以建议使用Ti/WN扩散阻挡结构。

然而，如果使用Ti/WN扩散阻挡结构，则可能使在该Ti/WN扩散阻挡结构上方直接形成的钨(W)的片电阻(Rs)增加约13至2倍。因此，片电阻(Rs)的增加在未来可能影响钨多晶硅栅极的发展。

发明内容

本发明的实施方案涉及一种包括中间结构的半导体器件的栅极堆叠，其中该中间结构具有低片电阻和接触电阻，并且可有效地防止杂质向外扩散，以及涉及一种制造该栅极堆叠的方法。

根据本发明的一个方面，提供一种半导体器件。该半导体器件包括：第一导电层；位于该第一导电层上方的第一中间结构，该第一中间结构包括金属硅化物层和含氮金属层；位于该第一中间结构上方的第二中间结构，该第二中间结构至少包括含氮金属硅化物层；和位于该第二中间结构上方的第二导电层。

根据本发明的另一方面，提供一种半导体器件。该半导体器件包括：第一导电层；中间结构，其形成在该第一导电层上方并包括至少第一金属层和含氮金属硅化物层；和第二导电层，其形成在该中间结构上方。