[发明专利]数据存取整合方法及其系统

说明书

技术领域

本发明涉及一种数据存取整合方法，尤其涉及应用于快闪存储器(FlashMemory)的数据存取整合方法。

背景技术

众所周知，在存储器的应用中，连续存取永远比随机存取的效率高出许多，此特性在快闪存储器的应用上尤其显著。举例来说，在读取时，若随机读取需要25μs的读取时延(latency)，则连续读取可缩减至25ns的读取时延。另外，又由于快闪存储器的写入与读取都需要以一个页为单位(通常为2K～4K至8K字节(Byte))，故连续读取或写入以页为单位的数据将有助于提升快闪存储器的应用效率。再则快闪存储器在第一次写入时必须要经过区块擦除(Block Erase)的动作，亦即，擦除(Erase)动作是以一个区块(Block)(约为64个页)为单位。通常一页的写入时延(page program)为200μs，而擦除的时延为1.5ms。由此可见在快闪存储器的应用中连续存取的重要性。

举例来说，已知主机端与快闪存储器之间利用高级技术配件(AdvancedTechnology Attachment，简称ATA)总线来进行快闪存储器内的数据读写动作。根据ATA总线的规格，主机进行存取动作时，每次只能够发出一个读取或者写入的命令，而且每次数据读取命令或者数据写入命令的数据传递是以一个扇区(Sector，256字(Word)＝512字节＝0.5KB)为单位。也就是说，当主机发出一个数据读取命令至快闪存储器之后，除非快闪存储器响应主机读取数据或者响应读取失败时，主机才可以再次发出下一个数据读取命令或者数据写入命令至快闪存储器。同理，当主机发出一个数据写入命令至快闪存储器之后，除非快闪存储器响应写入成功或者响应读取失败时，主机才可以再次发出下一个数据读取命令或者数据写入命令至快闪存储器。

因此，已知快闪存储器中的控制器一次只能接受一个命令(数据读取或数据写入的命令)，在完成这个命令前无法预知到下一个命令到底是什么。请参见图1，其为主机(Host)端对快闪存储器依序所发出的数据读取命令或数据写入命令(或称之为数据存取命令)列表。所以在图1中，假设主机端总共对快闪存储器控制器依序发出了11个数据读取或数据写入命令，传统的快闪存储器只能按部就班地依序执行11次读取或写入的动作，因此，快闪存储器控制器一次能够处理多少的数据量，都只能被动地由主机端来决定。

由图1可知，主机每次发出的命令包括：命令类型(Command Type)、逻辑块地址(Logic Block Addressing，LBA)、扇区数目(Sector Count)。另外，假设快闪存储器一页的数据量为2K字节。以下将计算主机连续执行11次数据读取命令或者数据写入命令时所花费的时间。

(一)当主机发出第一个命令，读取由LBA0开始的2个扇区的数据(共1KB＜1页)，此时快闪存储器需要一个随机读取时延(25μs)。

(二)当主机发出第二个命令，写入由LBA20开始的1个扇区(0.5KB)的数据，此时，快闪存储器需要一个区块擦除时间(1.5ms)加上一个写入时延(200μs)。

(三)当主机发出第三个命令，读取由LBA2开始的2个扇区的数据(共1KB＜1页)，此时，快闪存储器需要一个随机读取时延(25μs)。

(四)当主机发出第四个命令，写入由LBA22开始的1个扇区(0.5KB)的数据，此时，快闪存储器需要一个写入时延(200μs)。

(五)当主机发出第五个命令，读取由LBA10开始的3个扇区的数据(共1.5KB＜1页)，此时，快闪存储器需要一个随机读取时延(25μs)。

(六)当主机发出第六个命令，读取由LBA13开始的5个扇区的数据(共2.5KB＞1页)，此时，快闪存储器需要一个随机读取时延(25μs)以及连续读取时延(25ns)。

(七)当主机发出第七个命令，写入由LBA23开始的5个扇区(2.5KB＞1页)的数据，此时，快闪存储器需要二个写入时延(400μs)。

(八)当主机发出第八个命令，写入由LBA28开始的2个扇区的数据，此时，快闪存储器需要一个写入时延(200μs)。

(九)当主机发出第九个命令，读取由LBA18开始的2个扇区的数据(共1KB＜I页)，此时，快闪存储器需要一个随机读取时延(25μs)。

(十)当主机发出第十个命令，写入由LBA30开始的2个扇区的数据，此时，快闪存储器需要一个写入时延(200μs)。