[发明专利]制造快闪存储器件的方法

说明书

相关申请的交叉引用

本发明要求2007年6月28日提交的韩国专利申请2007-64438的优先权，其公开内容全部通过引用并入本文。

技术领域

本发明一般地涉及制造快闪存储器件的方法，更具体涉及避免和防止损伤浮置栅极的导电层的制造快闪存储器件的方法。

背景技术

快闪存储器件的存储单元阵列包括多个存储单元串。每个存储单元串包括多个存储单元和选择晶体管。在串之间形成隔离层以隔离在串单元中的每个存储单元串中形成的存储单元。

通常，在半导体衬底上形成隔离层。其后，形成存储单元。存储单元具有由隧道绝缘层、浮置栅极、介电层和控制栅极组成的堆叠结构。因为半导体存储器件的日益增加的高集成度，栅极图案化工艺已经变得困难。更具体地说，随着这些器件变得更高度集成，栅极宽度和栅极之间的距离已经减小。已经开发自对准浅沟槽隔离(以下称为“自对准STI”)方案试图解决该难题。

根据自对准STI方案，在半导体衬底上形成隧道绝缘层和浮置栅极导电层，在实施图案化工艺时同时形成隔离层，使得能防止浮置栅极和隔离区之间的对准误差。更具体地说，在制造快闪存储器件时，顺序地在半导体衬底上形成隧道绝缘层、用于浮置栅极的第一导电层、缓冲层和蚀刻停止层。利用具有对应于隔离区的开口和图案的掩模顺序图案化蚀刻停止层、缓冲层、第一导电层、和隧道绝缘层，并蚀刻暴露的半导体衬底以形成沟槽。在沟槽中形成用于隔离层的绝缘层并完全地填充沟槽。该绝缘层可以由通过实施氧化过程得到的氧化物层形成。

具体地，在绝缘层由高密度等离子体(HDP)层形成时，第一导电层的暴露表面可以快速地氧化。当实施用于隔离层的蚀刻工艺时除去第一导电层的氧化部分，结果，蚀刻工艺可能损伤第一导电层。后续刻蚀工艺可引起对第一导电层的额外的损伤。因此，对第一导电层的这种损伤可导致快闪存储器件失效。

发明内容

本发明公开了制造快闪存储器件的方法。所述方法一般地包括提供半导体衬底，所述衬底具有在其上层叠形成有隧道绝缘层和第一导电层的有源区以及在其上形成有沟槽的隔离区。所述方法还包括在沟槽中形成第一绝缘层，沿第一导电层和第一绝缘层的表面形成保护层以保护第一导电层，和在第一绝缘层上形成第二绝缘层以形成隔离层。

此外，在各种优选实施方案中，所述方法还包括蚀刻第二绝缘层，和在第二绝缘层的未蚀刻部分上形成第三绝缘层。另外，在优选实施方案中，所述方法还包括在第一导电层上形成蚀刻停止层，和在第一导电层和蚀刻停止层之间形成缓冲层。在另外的优选实施方案中，所述方法包括在形成隔离层之后除去蚀刻停止层、沿第一导电层和隔离层的表面形成介电层和在介电层上形成第二导电层。

根据以下结合附图的详细说明以及所附的权利要求，本发明的其它特征变得对本领域技术人员而言是显而易见的。

附图说明

当结合附图考虑时，参考以下详细说明，本发明的上述及其他特征和优点对于本领域技术人员而言是明显的，其中：

图1A～1G是快闪存储器件的截面图，其共同说明根据本发明的一个实施方案的制造快闪存储器件的方法；和

图2A～2G是快闪存储器件的截面图，其共同说明所述方法的另一个实施方案。

公开的方法可以有各种形式的实施方案，在附图中只是举例说明了本发明的具体的实施方案(将在下文描述)，应理解所述公开为说明性的，不用于限制本发明到本发明中描述和举例说明的具体的实施方案。

具体实施方式

本发明公开了制造快闪存储器件的方法。所述方法一般地包括提供半导体衬底，所述衬底具有在其上层叠形成有隧道绝缘层和第一导电层的有源区以及在其上形成沟槽的隔离区。所述方法还包括在沟槽中形成第一绝缘层，沿第一导电层和第一绝缘层的表面形成保护层以保护第一导电层，和在第一绝缘层上形成第二绝缘层以形成隔离层。此外，在多种优选实施方案中，所述方法还包括蚀刻所述第二绝缘层，和在第二绝缘层的未蚀刻部分上形成第三绝缘层。另外，在优选实施方案中，所述方法还包括在第一导电层上形成蚀刻停止层，和在第一导电层和蚀刻停止层之间形成缓冲层。在另外的优选实施方案中，所述方法包括在形成隔离层之后除去蚀刻停止层、沿第一导电层和隔离层的表面形成介电层和在介电层上形成第二导电层。