[发明专利]包括钌电极的半导体器件及其制造方法

说明书

相关申请的交叉引用

本发明要求2007年5月4日提交的韩国专利申请10-2007-0043697的优先权，其全部内容通过引用并入本文。

技术领域

本发明涉及一种制造半导体器件的方法，更具体涉及一种制造包含钌电极的半导体器件的制造方法。

背景技术

随着存储器件由于半导体工艺技术的发展而变得更高度集成，存储器件的单位单元表面积减少并且驱动电压降低。在包含硅-绝缘体-硅(SIS)结构的电容器中，由于界面氧化物层的存在，难以确保大于约25fF的电容量。因此，已研发一种包括使用金属电极的金属-绝缘体-金属(MIM)圆柱结构的电容器。同时，高介电常数(high-k)材料，如氧化钛(TiO₂)、氧化钽(Ta₂O₅)、和钛酸锶(SrTiO₃)被期望用作具有约45nm或更小的设计规则的半导体存储器件中的介电层。已有报告指出，当使用钌(Ru)作为电极材料时，可得到具有高于典型氮化钛(TiN)电极的介电常数的相位或优先取向。

然而，当使用化学气相沉积(CVD)法或原子层沉积(ALD)法形成钌电极时，通常使用氧气(O₂)作为反应气体。在此情况下，由于在沉积的初始阶段中，在钌电极下方形成的TiN扩散阻挡层的氧化作用可导致接触电阻(Rc)增加。而且，由于与包含氮化硅(Si₃N₄)的蚀刻停止层的附着力劣化，在沉积之后可能发生区域的隆起(lifting)，其中蚀刻停止层支撑如图1中所示钌电极的底部。因此，当形成具有圆柱或堆叠结构的电容器时，在完全汲出(full dip-out)工艺期间可湿式蚀刻底部氧化物层。因此，可能发生底部电极的倾斜。

图1是显示在典型的钌电极中发生隆起的显微图。隆起发生在钌电极与氮化钛(TiN)塞之间的界面上，或钌电极与氮化硅(Si₃N₄)层之间的界面上。图2是显示存储节点倾斜的显微图。

发明内容

根据本发明的实施方案涉及半导体器件及其制造方法，其可减少存储节点接触塞的氧化并在存储节点接触塞与蚀刻停止层之间获得足够水平的附着力，以防止因存储节点接触塞的隆起而导致存储节点的倾斜。

根据本发明的一方面，提供一种半导体器件，包括：半导体衬底；在半导体衬底上的绝缘图案，和在绝缘图案上的蚀刻停止层，绝缘图案与蚀刻停止层限定暴露出半导体衬底的接触孔；填充在接触孔的下部分中的第一塞；扩散阻挡层，形成在第一塞上方以及接触孔的其余部分的底部和侧壁上；第二塞，在扩散阻挡层上形成并填充接触孔；和存储节点，连接第二塞并在第二塞上形成。

根据本发明的另一方面，提供一种制造半导体器件的方法，包括：提供半导体衬底；在半导体衬底上形成绝缘结构，绝缘结构包含接触孔；在接触孔的一部分中形成第一塞；在接触孔的其余部分的底部中和侧壁上形成扩散阻挡层；在扩散阻挡层上形成第二塞，并填充接触孔；和在第二塞上形成存储节点。

附图说明

图1是显示典型钌电极的隆起的显微图。

图2是显示典型的存储节点的倾斜的显微图。

图3是说明根据本发明的半导体器件的截面图。

图4A到4G为说明根据第一实施方案的制造半导体器件的方法的截面图。

图5为说明根据本发明的半导体器件的结构的截面图。

图6A到6F为说明根据本发明的制造半导体器件的方法的截面图。

具体实施方式

根据本发明的实施方案涉及一种包含钌(Ru)电极的半导体器件及其制造方法。在一个实施方案中，在与基于氮化物的层接触的表面上形成包括氮化钛(TiN)层的扩散阻挡层。扩散阻挡层可用作在存储节点与存储节点接触塞(即，包含多晶硅的第一塞)之间的蚀刻停止层。而且，在扩散阻挡层上方形成包含通过实施物理气相沉积(PVD)法形成的钌(Ru)层的第二塞。因此，增加扩散阻挡层与第二塞之间的附着性，并降低扩散阻挡层的氧化。

只要可能，在附图中相同或相似的附图标记被用来表示相同或相似的元件。