[发明专利]非易失性存储系统及其相应的编程方法

权利要求书

1.一种非易失性半导体存储系统，包括：

包含多个多位非易失性存储单元的存储阵列；以及

存储控制器，包括：

缓冲存储器，适于储存被编程到多个多位非易失性存储单元的所选择的存储单元中的j位数据；以及

备份存储器，适于储存在j位数据被编程到所选择的存储单元之前先前编程到所选择的存储单元的i位数据。

2.如权利要求1所述的系统，其中缓冲存储器和备份存储器包括单一存储芯片的不同区域。

3.如权利要求2所述的系统，其中单一存储芯片包括随机存取存储器。

4.如权利要求1所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最高有效位数据和j位数据是最低有效位数据。

5.如权利要求1所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最低有效位数据和j位数据是最高有效位数据。

6.如权利要求1所述的存储系统，其中多位存储单元以行列矩阵配置，并且存储系统还包括：

控制单元，适于响应来自存储控制器的控制信号以控制存储系统；

译码器，适于响应控制信号以选择该矩阵的行并进一步适于输出一选择信号；

位线选择电路，适于响应选择信号以选择该矩阵的列；

数据缓冲器，适于从存储控制器接收被编程到所选择的存储单元的数据；以及

页缓冲器，适于储存被编程到所选择的存储单元的数据。

7.如权利要求1所述的系统，其中i位数据包括一页数据并且j位数据包括一页数据。

8.如权利要求1所述的系统，其中存储阵列包括NAND闪存阵列。

9.如权利要求1所述的系统，其中j＞i。

10.如权利要求1所述的系统，其中当i位数据被编程到所选择的存储单元时，所选择的存储单元的一个或多个呈现与相应的一个或多个所选择的存储单元的读电压相重叠的中间阈值电压状态。

11.一种非易失性半导体存储系统，包括：

第一到第n个存储芯片，每个都包括多个多位非易失性存储单元；以及

存储控制器，包含第一到第m个缓冲存储器和与第一到第m个缓冲存储器对应的第一到第m个备份存储器；

其中，第一到第m个备份存储器的每一个都适于储存在j位数据编程到所选择的存储单元之前先前编程到第一到第n个存储芯片中的所选择的存储单元的i位数据。

12.如权利要求11所述的系统，其中存储控制器控制数据在第一到第m个缓冲存储器和第一到第n个存储芯片之间的传输以使得在第一到第n个存储阵列中执行交替的编程操作。

13.如权利要求11所述的系统，其中存储控制器通过多个接口与第一到第n个存储芯片连接，以提供存储控制器对第一到第n个存储芯片的同步存取。

14.如权利要求11所述的系统，其中第一到第n个存储芯片的每个都响应于相应的第一到第n个片选信号之一而编程。

15.如权利要求11所述的系统，其中n等于m。

16.如权利要求11所述的系统，其中缓冲存储器和备份存储器包括单一存储芯片的不同区域。

17.如权利要求16所述的系统，其中单一存储芯片包括随机存取存储器。

18.如权利要求11所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最高有效位数据和j位数据是最低有效位数据。

19.如权利要求11所述的系统，其中多位非易失性存储单元是两位非易失性存储单元；并且

其中i位数据是最低有效位数据和j位数据是最高有效位数据。

20.如权利要求11所述的系统，其中第一到第n个存储芯片中的至少一个包括NAND闪存芯片。

21.如权利要求11所述的系统，其中当i位数据编程到所选择的存储单元时，所选择的存储单元的一个或多个呈现与相应的一个或多个所选择的存储单元的读电压相重叠的中间阈值电压状态。