[实用新型]数据采集和信号发生装置

说明书

技术领域

本实用新型涉及通信领域，并且特别地，涉及一种数据采集和信号发生装置。

背景技术

当今，数字芯片设计的规模越来越大，从小的由几百万门到大的上千万门，其技术实现难度很大，功能也很复杂，这无疑给调试和测试带来了巨大的压力和挑战。目前，调测时使用的数据采集和信号发生装置主要是由个别公司提供的专用仪器，其功能固定且价格昂贵，选用这些仪器必然会造成成本大幅度增加，而且还存在测试速度缓慢、功能验证不全等缺陷。

然而，至今尚未提出具有较高实用性的数据采集和信号发生的技术方案。

实用新型内容

考虑到上述问题而做出本实用新型，本实用新型的主要目的在于提供一种用于数字芯片调试和测试的数据采集和信号发生机制。

根据本实用新型的一个实施例，提供了一种数据采集和信号发生装置。

该装置包括：现场可编程门阵列(FPGA)芯片，用于下载设计逻辑，实现现场可编程门阵列功能，并通过全局IO引脚和普通IO引脚与CPU、存储器接口、信号发生输出接口、以及数据采集接口连接；以及CPU，与现场可编程门阵列芯片、RS232接口、以及以太网接口连接，用于与上位机进行通信、控制现场可编程门阵列芯片和/或收发存储器数据。

其中，RS232接口与上位机连接，实现数据采集和信号发生装置与上位机之间的通信；信号发生输出接口用于输出信号源；数据采集接口用于采集外部数据。

并且，以太网接口与上位机连接，实现数据采集和信号发生装置与上位机之间的数据上传/下载。其中，上位机用于控制数据采集和信号发生装置的运行状态和/或信号源数据的上传/下载。

此外，存储器接口用于插入存储器，以缓存采集的数据和信号发生输出的数据。

其中，存储器包括：数据采集存储区，包括第一区和第二区，用于存储采集的数据，其中，当第一区/第二区的数据放满时，现场可编程门阵列芯片产生标志信号给CPU，CPU启动读取第一区/第二区的数据并通过以太网接口上传给上位机；以及信号产生存储区，包括第一区和第二区，用于存储产生的信号，其中，当第一区/第二区的信号放满时，现场可编程门阵列芯片顺序取出第一区/第二区的信号通过信号发生输出接口发送出去，当第一区/第二区的信号都被发送出去之后，现场可编程门阵列芯片产生标志信号给CPU，通知CPU将后续信号放入信号产生存储区。

另外，该装置进一步包括：电源电路，与数据采集和信号发生装置的各个部件连接，用于为数据采集和信号发生装置提供电压。

通过本实用新型的上述技术方案，可以降低数字芯片调试和测试的成本、提高调测效率、有效克服功能验证不全的缺陷，同时增强了系统的灵活性和应用范围，具有很强的可扩展性。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1是根据本实用新型第一实施例的数据采集和信号发生装置的框图；以及

图2是根据本实用新型实施例的数据采集和信号发生装置中存储器内数据采集存储区划分的示意图。

具体实施方式

下面将参照附图详细描述本实用新型的实施例。

第一实施例

首先将参照附图描述本实用新型的第一实施例。

在本实用新型的第一实施例中，提供了一种数据采集和信号发生装置。

如图1所示，该装置包括：现场可编程门阵列(FPGA)芯片，用于下载设计逻辑，实现现场可编程门阵列功能，并通过全局IO引脚和普通IO引脚与CPU、存储器接口、信号发生输出接口、以及数据采集接口连接；以及CPU，与现场可编程门阵列芯片、RS232接口、以及以太网接口连接，用于与上位机进行通信、控制现场可编程门阵列芯片和/或收发存储器数据。

优选地，现场可编程门阵列芯片是Altera的Stratix器件EP1S20F780C7，用于实现CPU接口控制、DDR SDRAM内存条读写控制、数据采集接口逻辑控制、信号发生输出接口逻辑控制功能；上位机可以是个人计算机，其CPU使用MOTOROLA的处理器MPC8270，MPC8270对PC机下发的命令进行解析，产生控制信号给现场可编程门阵列芯片；RS232接口可以是ADI的ADM3202ARN和DB9插座，其是MPC8270的外设，MPC8270通过RS232接口与个人计算机相连，接收个人计算机的控制命令，实现数据采集和信号发生装置与上位机之间的通信。