[实用新型]BCH纠错技术中的校验码写入装置

说明书

技术领域

本实用新型涉及一种用数据表示中的冗余码作错误检测或校正的编码装置，特别是一种BCH纠错技术中的校验码写入装置，其通常应用于闪存存储系统。

背景技术

BCH码是循环码的一个重要子类，它具有纠多个错误的能力，BCH码有严密的代数理论，是目前研究最透彻的一类码。它的生成多项式与最小码距之间有密切的关系，人们可以根据所要求的纠错能力很容易构造出BCH码，它们的译码器也容易实现，是线性分组码中应用最普遍的一类码。

现有技术中，在数据写入闪存同时进行BCH编码，即在写完信息位后得到一组校验位，从而跟在信息位后形成一个完整的BCH码字，也就是校验码。在读出存储在闪存上的数据时，需要对编码的数据进行解码，并纠正在纠错能力范围内的错误的数据。然而，往闪存写入数据时，经常在写入信息位的同时就需要通过BCH编码器进行编码得到校验码，由于从BCH编码器得到的校验码都没有进行存储，因此必须实时发送，即在生成的同时就发送，否则容易丢失数据，因此当传送完一个512字节的信息位时，紧接着要往该信息位的冗余字节中写入校验码，而无法直接继续传送下个512字节的数据，必须写入完上一个信息位的校验码才能继续传送下个512字节的信息位；同样，当从闪存读取数据时，当读完512字节的信息位时，紧接着要读取对应的校验码，因此在每页数据的读写期间，对闪存操作的地址指针要变化多次，在信息位和校验位上不断变换，操作复杂，数据读写速度慢，特别是在SOC系统中，大多用DMA进行数据的读写，变换闪存的读写目标地质需要从新配制DMA寄存器，更是影响了总线的效率和传输速度。

实用新型构成

本实用新型的目的在于根据现有技术的不足之处而提供一种可以对信息码和校验码分别进行一次性操作的，使数据写入速度快的BCH纠错技术中的校验码写入装置。

本实用新型的实现是通过以下途径来实现的：

BCH纠错技术中的校验码写入装置，包括有闪存接口控制装置和BCH编码器，闪存接口控制装置的一个写入控制端与闪存存储系统连接，另一个控制输出端与BCH编码器传输连接，其结构要点在于，还包括有一校验码寄存器，其驱动控制端连接闪存接口控制装置，输入端与BCH编码器的输出端连接，输出端则与闪存存储系统连接。

当往闪存存储系统中写入数据时，存储系统将通过闪存接口控制装置触发BCH编解码器进行编码工作，将连续对多个信息位进行编码，并将编码的结果，即校验位，保存在校验码寄存器中，同时，通过闪存接口控制装置读取数据信息时，也可以连续读取，地址指针顺序移动，当写完一页数据后，再通过闪存接口控制装置触发校验码寄存器，由闪存存储系统从校验码寄存器中读取校验码写入对应信息码冗余字节的位置。

这样，在对闪存存储系统进行写入数据时，校验码的处理与信息位的读写可以分开处理，可实现对闪存存储系统写信息位的连续性，从而简化了操作，加快了数据的写入速度。

本实用新型所述的校验码写入装置可以进一步具体为：

闪存接口控制装置包括有依序连接的数据处理器、计数装置、比较装置和驱动触发装置以及与比较装置的基准端连接的基准装置，其中数据处理器连接闪存存储系统和BCH编码器，驱动触发装置则连接校验码寄存器。

闪存接口控制装置的数据处理器在处理所写入的数据的同时，将数据信息发送给计数装置，计数装置将对写入的信息位进行计算，而比较装置将计数装置所计数的结果与基准装置中的基准值进行比较，当计数结果达到基准值后，比较装置输出一控制信号给驱动触发装置，由驱动触发装置触发校验码寄存器，由闪存存储系统读取校验码寄存器中的该页对应的校验码，并写入该页冗余字节的对应位置。

这样可以控制批量处理数据的大小，根据需要对基准装置的基准值进行设置，如一页数据或者二页数据，甚至更多。也就是说计数装置计数的是数据量的大小，控制每读取一定量的数据后，进行校验码的写入。

本实用新型还可以进一步具体为：

闪存接口控制装置、BCH编码器、校验码寄存器均包含在一型号为RK435D的芯片中。

闪存接口控制装置、BCH编码器、校验码寄存器集成在一芯片中，该芯片实现了上述三者的用途。芯片的型号可以有多种，本说明书提供一种作为参考。