[实用新型]一种动态任意字符视频叠加器无效
申请号: | 200720019651.0 | 申请日: | 2007-03-21 |
公开(公告)号: | CN201063731Y | 公开(公告)日: | 2008-05-21 |
发明(设计)人: | 李春杰;刘瑞霞;樊燕红;吴晓明;刘宏;孟祥艳;郭强;孔祥龙;魏诺 | 申请(专利权)人: | 山东省计算中心 |
主分类号: | H04N5/445 | 分类号: | H04N5/445;H04N5/278 |
代理公司: | 济南泉城专利商标事务所 | 代理人: | 李桂存 |
地址: | 250014山*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 动态 任意 字符 视频 叠加 | ||
(一)技术领域
本实用新型涉及应用电视技术,特别涉及一种动态任意字符视频叠加器。
(二)背景技术
目前,从视频字符叠加的工作方式及本身电路的构成来看,主要分为两种:一种是“图解显示控制型”,一种是“利用专用的视频字符叠加芯片”。图解显示控制型即全部采用逻辑门,计数器、移位寄存器等通用的中小规模集成电路实现单路视频字符及时间的叠加。其基本的工作原理是:CPU从ROM字库中取出要显示的点阵数据,根据所设定的在屏幕上的显示位置,送到视频RAM对应的位置中去,然后由计数器电路对视频RAM进行扫描,将字符点阵信号并行读出;最后经过并串变换电路转化为串行码输出;再与视频图像信号叠加送监视器屏幕显示,这种方式要实现单路字符叠加需用中小规模集成电路十余片,显然如要实现多路显示,电路会非常复杂,可靠性差。另一种方式利用专用的字符叠加芯片,采用这种芯片外围电路简单,可靠性高,该种方式是目前使用较多的一种,但是基于这种专用芯片的设计大多数只能叠加有限的字符,通用性和实时性较差。
(三)发明内容
本实用新型为了弥补现有技术的不足,提供了一种电路简单可靠、通用性和实时性好的动态任意字符视频叠加器。
本实用新型是通过如下技术方案实现的:
本实用新型的动态任意字符视频叠加器,包括字符叠加元件和与之分别连接的视频输入电路、视频输出电路、控制电路,其特殊之处在于:字符叠加元件为一字符叠加模块,由叠加电压模块、行场分离模块、字符叠加芯片、视频叠加模块、叠加电压隔直模块、信号缓冲放大模块依次连接组成,叠加电压模块的输出端还与视频叠加模块的输入端直接连接。
本实用新型的有益效果是,利用专用的字符叠加芯片集成模块,外围元件少,电路简单可靠,维护方便;具有和上位通讯的接口,实现了动态实时地为视频图像信号叠加信息的功能,能够动态实时的显示字符、时间及符号等任意信息,通用性和实时性好。
(四)附图说明
下面结合附图对本实用新型作进一步的说明。
附图为本实用新型的结构示意图。
图1为整体结构框图,图2为字符叠加模块的工作流程图,图3为视频同步信号分离电路,图4为整体工作流程图。
(五)具体实施方式
附图1-4为本实用新型的一种具体实施例。
本实用新型的动态任意字符视频叠加器,图1所示,视频输入电路是由视频信号输入总线和一些耦合电容及提供偏压的电阻组成,其主要作用是将视频信号输入到产生行场同步的芯片中,产生行同步信号和场同步信号。视频输出电路是由视频输出总线和耦合电容,匹配电阻组成,其主要的作用是将叠加字符信息的视频信号输出到外部显示设备中。看门狗电路能够保证单片机可靠的复位,防止程序跑飞。时钟电路,能够实时地提供时间信息,为叠加时间提供了准确的信息。字库存储器中存储了HZK12标准字库,单片机不但可以从中读出字符对应点阵,还可以将叠加字符的信息存储到字库存储器中。单片机的主要作用就是控制字符叠加模块,在图像上叠加上指定的字符、时间、符号、图形。该字符叠加器的工作过程是:上位机软件通过RS-232接口发送字符叠加信息到单片机,单片机接收到信息后进行判断处理后,从字库存储器中取出相应字符点阵,然后将控制信息和叠加字符的点阵发送到字符叠加模块,字符叠加模块根据接收到的控制信息和字符点阵,在输入视频图像的指定位置上叠加上相应的字符信息,然后通过视频输出电路输出。
如图2所示,字符叠加模块中,字符叠加芯片是核心元件,该芯片接收单片机发送过来的指令和点阵信息,在行场分离模块分离出的行同步和场同步信号的输入的同时输出了与图像同步的字符信息。视频叠加模块,是将字符信息和图像整合为一体输出的模块。叠加电压模块是由电阻组成的分压电路,视频信号通过该模块,视频信号的直流电压升高,为后面视频叠加模块的视频图像和字符的叠加提供了条件。叠加电压隔直模块的主要作用是,在进入视频缓冲放大电路之前让视频信号的直流分量为0,以便于满足缓冲放大模块的放大条件。信号缓冲放大模块的主要作用是,将带有叠加信息的图像信号进行放大后,获得75欧的匹配视频信号。
图3是视频同步信号分离电路,该图中芯片J11是同步信号的分离芯片,视频信号通过电容C10和电阻R21进入到芯片J11中的第2脚CVI,分离出的行同步信号由芯片J11的第1脚CYO输出,场同步信号通过第3脚VSO输出,分离出的行场同步信号直接进入到字符叠加芯片中。该芯片的第5、7脚不接。第6脚Rset需要接上620欧的电阻R25和0.1uf电容C12,电阻与电容并联。
图4所示,该动态任意字符视频叠加器的功能为:接受上位机发送过来的信息,叠加实时时间,叠加指定的字符,存储字符信息。初始程序主要完成任务是:初始化波特率、设定初始时间、初始化一些管脚定义。执行完初始化程序后,就进入一个循环,在循环程序中,不断地判断上位机是否发送叠加信息到该字符叠加器,如果没有信息,则不断地调用实时显示时间子程序,实时更改叠加在图像上的时间信息。如果有信息传过来,则首先判断是否是叠加信息,如果不是叠加信息,直接返回,如果是叠加信息,则首先将叠加信息进行存储,然后调用字符叠加子程序将字符按照命令叠加在图像指定的位置。对叠加信息进行存储的目的是,动态字符叠加意外断电时,重新上电后,断电前的叠加信息不会丢失。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东省计算中心,未经山东省计算中心许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200720019651.0/2.html,转载请声明来源钻瓜专利网。