[实用新型]电子称重信号分路转换处理装置

权利要求书

1.电子称重信号分路转换处理装置，它包括安装有壳盖(2)的壳体(1)，其特征在于：壳体(1)上分别开设有与其内腔相通的出线孔(3)和至少一个进线孔；壳体(1)内安装电路板(4)，电路板(4)上设置转换处理电路；转换处理电路中包括集成块(U5-7)和至少四个集成块(U1-4)；电路板(4)上分别连接出线端子(J5)和至少四个进线端子；出线端子(J5)与集成块(U7)相电路连接，至少四个进线端子分别与集成块(U1-4)相电路连接，集成块(U1-4)和集成块(U6-7)分别与集成块(U5)相电路连接。

2.根据权利要求1所述的电子称重信号分路转换处理装置，其特征在于：所述进线孔包括第一进线孔(3a)、第二进线孔(3b)、第三进线孔(3c)及第四进线孔(3d)；所述进线端子包括第一进线端子(J1)、第二进线端子(J2)、第三进线端子(J3)及第四进线端子(J4)；第一进线端子(J1)、第二进线端子(J2)、第三进线端子(J3)及第四进线端子(J4)分别与第一进线孔(3a)、第二进线孔(3b)、第三进线孔(3c)及第四进线孔(3d)相对应；出线端子(J5)与出线孔(3)相对应。

3.根据权利要求2所述的电子称重信号分路转换处理装置，其特征在于：第一进线端子(J1)上分别设置有端子J1-EX+、端子J1-SI+、端子J1-SI-、端子J1-EX-及端子J1-SH；第二进线端子(J2)上分别设置有端子J2-EX+、端子J2-SI+、端子J2-SI-、端子J2-EX-及端子J2-SH；第三进线端子(J3)上分别设置有端子J3-EX+、端子J3-SI+、端子J3-SI-、端子J3-EX-及端子J3-SH；第四进线端子(J4)上分别设置有端子J4-EX+、端子J4-SI+、端子J4-SI-、端子J4-EX-及端子J4-SH；出线端子(J5)上分别设置有端子A、端子B、端子SH、端子GND及端子+12V。

4.根据权利要求1或3所述的电子称重信号分路转换处理装置，其特征在于：电路板(4)上的转换处理电路中，端子J1-EX+接电源+5v，端子J1-SI+串联电阻R1接集成块(U1)脚5，集成块(U1)脚5串联电容C1接地；集成块(U1)脚13、脚9接电源+5v；端子J1-SI-串联电阻R2接集成块(U1)脚6，集成块(U1)脚5、脚6之间并联电容C2；集成块(U1)脚12接地，集成块(U1)脚6、脚12之间并联电容C3；端子J1-EX-分别接集成块(U1)脚10、脚11，端子J1-SH接地；集成块(U1)脚14接电源+5v；集成块(U1)脚1、脚16、脚15分别与集成块(U5)脚1、脚2、脚3相接，集成块(U1)脚2接集成块(U5)脚4；

端子J2-EX+接电源+5v，端子J2-SI+串联电阻R3接集成块(U2)脚5，集成块(U2)脚5串联电容C4接地；集成块(U2)脚13、脚9接电源+5v；端子J2-SI-串联电阻R4接集成块(U2)脚6，集成块(U2)脚5、脚6之间并联电容C5；集成块(U2)脚12接地，集成块(U2)脚6、脚12之间并联电容C6；端子J2-EX-分别接集成块(U2)脚10、脚11，端子J2-SH接地；集成块(U2)脚14接电源+5v；集成块(U2)脚1、脚16、脚15分别与集成块(U5)脚1、脚2、脚3相接，集成块(U2)脚2接集成块(U5)脚5；

端子J3-EX+接电源+5v，端子J3-SI+串联电阻R5接集成块(U3)脚5，集成块(U3)脚5串联电容C7接地；集成块(U3)脚13、脚9接电源+5v；端子J3-SI-串联电阻R6接集成块(U3)脚6，集成块(U3)脚5、脚6之间并联电容C8；集成块(U3)脚12接地，集成块(U3)脚6、脚12之间并联电容C9；端子J3-EX-分别接集成块(U3)脚10、脚11，端子J3-SH接地；集成块(U3)脚14接电源+5v；集成块(U3)脚1、脚16、脚15分别与集成块(U5)脚1、脚2、脚3相接，集成块(U3)脚2接集成块(U5)脚6；

端子J4-EX+接电源+5v，端子J4-SI+串联电阻R7接集成块(U4)脚5，集成块(U4)脚5串联电容C10接地；集成块(U4)脚13、脚9接电源+5v；端子J4-SI-串联电阻R8接集成块(U4)脚6，集成块(U4)脚5、脚6之间并联电容C11；集成块(U4)脚12接地，集成块(U4)脚6、脚12之间并联电容C12；端子J4-EX-分别接集成块(U4)脚10、脚11，端子J1-SH接地；集成块(U4)脚14接电源+5v；集成块(U4)脚1、脚16、脚15分别与集成块(U5)脚1、脚2、脚3相接，集成块(U4)脚2接集成块(U5)脚7；

集成块(U5)脚19串联电容C13接地、脚18串联电容C14接地，集成块(U5)脚19、脚18之间并联晶振Y1；集成块(U5)脚9串联电解电容E2接电源+5v；集成块(U5)脚31接电源+5v；集成块(U5)脚16、脚17、脚13、脚40分别接集成块(U6)脚5-8，同时，集成块(U6)脚8接电源+5v；集成块(U6)脚1-4短接后接地，同时，集成块(U6)脚1串联电阻R9接集成块(U5)脚9；集成块(U5)脚20接地；集成块(U5)脚10、脚14、脚15、脚11分别接集成块(U7)脚1-4，集成块(U7)脚8接电源+5v、脚5接地、脚7-6分别接出线端子(J5)上的端子B、端子A；

出线端子(J5)上的端子SH、端子GND短接后接地，端子+12V串联二极管D1接集成块(VI)脚3，同时，集成块(VI)脚3串联电容C15接地；集成块(VI)脚1接地、脚2接电源+5v，电源+5v与地之间分别并联电容C16、电解电容E3。