[实用新型]高速任意波形发生器

说明书

技术领域

本实用新型涉及信号源技术领域，特别是涉及一种高速任意波形发生器。

背景技术

现有的信号发生器大都只能产生一种或几种单一的标准波形，随着科技的发展，信号测试中对测试所需的激励源要求也越来越高，一方面要求信号源能产生复杂信号波形，另一方面要求信号的带宽要足够大，在这种情况下，现有的信号源大都满足不了这种需求。

实用新型内容

本实用新型的目的是克服背景技术中的缺陷，提供一种高速任意波形发生器。

本实用新型的技术解决方案如下：一种高速任意波形发生器，包括PCI接口、PCI9054、9054局部总线接口控制模块、波形发生引擎、DDR SDRAM控制器、触发控制器、外设控制器、DAC及模拟通道，9054局部总线接口控制模块、波形发生引擎、DDR SDRAM控制器、触发控制器、外设控制器集成于FPGA中，配置电路连接FPGA，PCI接口和PCI9054与9054局部总线接口控制模块双向连接，DDR SDRAM存储器与DDR SDRAM控制器双向连接，RTSI触发总线与触发控制器双向连接，9054局部总线接口控制模块与DDR SDRAM控制器、波形发生引擎双向连接，9054局部总线接口控制模块连接触发控制器和外设控制器，DDR SDRAM控制器与波形发生引擎双向连接，触发控制器与波形发生引擎双向连接，外设控制器连接时钟产生电路和DAC及模拟通道，时钟产生电路连接波形发生引擎，波形发生引擎与DAC及模拟通道双向连接，DAC及模拟通道输出任意波形。

所述的DAC及模拟通道包括DAC电路、模拟滤波器、偏置电路、衰减电路、高、低增益放大电路、阻抗控制电路和转换开关，DAC电路输入端与控制端与FPGA连接，其输出端通过转换开关A分为两个支路，一支路直接与转换开关F短路连接，另一支路连接转换开关B输入端；转换开关B一输出端连接模拟滤波器输入端，另一输出端连接转换开关C一输入端，模拟滤波器输出端连接转换开关C另一输入端，转换开关C输出端连接偏置电路输入端，偏置电路输出端连接衰减电路输入端，衰减电路输出端通过转换开关D连接高增益放大电路或低增益放大电路输入端；高、低增益放大电路输出端经转换开关E连接衰减电路输入端，其输出端连接转换开关F一输入端；转换开关F输出端通过转换开关G连接直流校准电路和阻抗控制电路，阻抗控制电路输出任意波形模拟信号，转换开关A、B、C、D、E、F、G控制端连接转换开关控制电路输出端。

本实用新型经实验验证，达到以下主要技术指标：

最大数据刷新率100MSPS，数字滤波后可达400MSPS，可产生最高40M正弦信号，幅度调节分辨率为10位，输出幅度10mV～12V可调，输出衰减0～51DB可调，信号垂直分辨率16位，直流精度为：±0.5％DAC输出幅度±0.1％偏置电压±1mV；输出阻抗50 Ω/75 Ω可选，输出直流耦合，偏置电压最大可为输出幅度的50％。通带平坦度在输出100Hz～25MHz时为±1dB；板上最大存储达256MB。可选的触发方式有单次、单步、连续、猝发，支持波形的循环与连接。

附图说明

图1为本实用新型电路框图；

图2为PCI总线及PCI9054控制器电路原理图，其中93C56位桥芯片的配置信息存储器。

图3为时钟产生电路原理图。

图4为DDR SDRAM模块电路原理图；

图5为FPGA配置电路原理图，使用配制芯片为XILINX的XCF04V20。

图6为DAC及模拟通道连接结构示意图，其中各部分由图10～图14实现。

图7转换开关控制电路原理图，控制芯片为MAXIM公司MAX4820。

图8滤波与校准电路原理图，滤波采用7阶无源椭圆滤波器，校准电路采用24位AD公司的AD7791，配合运放为TI的OPA2703.

图9高低增益放大电路原理图，高增益云运放采用TI公司的THS3091，低增益运放使用MAXIM公司的MAX4109。

图10偏置与衰减电路原理图，偏置采用TI的DAC7614与TI的运放OPA2703，衰减电路采用电阻网络。

图11DAC电路原理图，DAC采用AD公司的AD9777，输出电流由MAX4109放大。

图12为FPGA的IO连接图。

具体实施方式