[实用新型]陈列封装式半导体浪涌防护器件

说明书

技术领域

本实用新型涉及一种陈列封装式半导体浪涌防护器件，起电磁浪涌防护、抑制电谐波、通信设施如程控交换机及雷达系统的快速过压保护，属于电子元器件应用技术领域。

背景技术

已有技术对电磁浪涌防护、抑制电谐波、通信与雷达系统的快速过压保护的半导体浪涌保护器件通常由半导体二极管即业界简称为TVS(Transient Voltage Suppressor)来担当。半导体二极管的结构典型的由轴向封装式例如由意大利意法半导体公司生产的型号为D0-41，以及同样由该公司生产的型号为D0-214AA的贴片封装式结构。这种半导体二极管具有响应速度快，能达到纳秒级和残压低、动作精度高、无跟随电流的优点；欠缺是容易受热而失效、耐流能力差、通流能力弱，通常只有几百安培。

申请人认为上述欠缺是由二极管的封装结构所致，即由单片式封装所致，因为一个单位面积的芯片在半导体工作状态下所承受的功率是一定的，如果将芯片加工成耐高电压芯片，那么其通流能力便相应变小，在高电压工作电平下，工作时会产生极大的热量致使器件热失效，由于热失效而导致芯片不能承受大的功率，即前述的通流能力小。

发明内容

本实用新型的任务是要提供一种耐热程度高、耐流能力强、通流能力大的陈列封装式半导体浪涌防护器件。

本实用新型的任务是这样来完成的，一种陈列封装式半导体流浪涌防护器件，它包括基体，该基体包括芯片和分别结合在芯片两侧的一对第一、第二电极以及用于将基体与电路连接的一对第一、第二插脚，特点是：还包括有至少一个叠加基体，该叠加基体包括一叠加芯片和分别结合在叠加芯片两侧的一对第一、第二叠加电极，其中：第二电极与第一叠加电极相贴合，所述的第一、第二插脚分别与第一电极和第二叠加电极的外侧贴合。

本实用新型所述的芯片、叠加芯片的材料为单晶硅，单晶硅的厚度为0.1～0.5mm。

本实用新型所述的芯片、叠加芯片的形状、大小是相同的。

本实用新型所述的第一、第二电极以及所述的第一、第二叠加电极的材料为金属。

本实用新型所述的第一、第二电极以及所述的第一、第二叠加电极的形状大小是相同的。

本实用新型所述的第一、第二电极以及所述的第一、第二叠加电极的厚度各为0.15～0.5mm。

本实用新型所述的结合为高温锡焊结合，所述的贴合为高温锡焊贴合。

本实用新型所述的叠加基体的数量为1-10个。

本实用新型所述的叠加基体的数量为3-10个。

本实用新型所述的第一、第二插脚上所延伸出的第一、第二插脚接线耳的形状为直条形或弯曲形。

本实用新型所推的技术方案的优点：由于在基体上结合有叠加基体，因此能增强器件的耐热程度和耐流能力以及提高通流能力。

附图说明

图1为本实用新型的第一实施例示意图。

图2为本实用新型的第二实施例示意图。

图3为本实用新型的第三实施例示意图。

图4为本实用新型的第四实施例示意图。

具体实施方式

实施例1：

请参阅图1，作为一种实施方式，给出的基体1包括材料为单晶硅并且厚度为0.12mm的芯片11和分别通过高温锡焊料结合在芯片11两侧的并且形状、大小均与芯片1相同的材料为金属但优选为铜并且厚度为0.16mm的第一、第二电极12、13。一个叠加基体2结合在基体1的一侧即结合在第二电极13上，该叠加基体2包括材料为单晶硅并且厚度为0.12mm的叠加芯片21和分别通过高温锡焊料而结合在叠加芯片21两侧的并且形状、大小与叠加芯片21相同的材料为金属并且优选为铜并且厚度为0.16mm的第一、第二叠加电极22、23。其中：第二电极13与第一叠加电极22通过高温锡焊料贴合即焊合在一起构成双重复合基体，这里所讲的双重复合基体即为一个基体1与一个叠加基体2相结合的组合件。由图见，在第一电极12和第二叠加电极23的外侧分别通过高温锡焊焊合有大小与第一电极12、第二叠加电极23相同、厚度与第一电极12、第二叠加电极23相等的第一、第二插脚3、4，不言而喻，第一、第二插脚3、4是用来与在上面已提及的通信设备，如程控交换机、雷达系统等设备的电路连接。在本实施例中，推荐的第一、第二插脚3、4上所窄缩延伸出的第一、第二插脚接线耳31、41为直条状。

实施例2：