[实用新型]一种嵌入式音频监测装置

说明书

技术领域

本实用新型涉及监控装置，特别是涉及一种嵌入式音频监测装置。

背景技术

传统的音频总控系统的实现方案中多采用音频矩阵、音频切换器、音频处理器、音频分配器、音频监测仪等设备来实现信号实时电平监测、系统内对讲、多点监听、报警指示、音频指标在线测量、代播报警，设备繁多，架设复杂。

实用新型内容

本实用新型所要解决的技术问题是：提供一种克服上述不足、便于将采集、分析、播放等功能整合为一体的嵌入式音频监测装置。

本实用新型是这样实现的：它包括音频模块，所述音频模块包括分别通过现场可编程门阵列与嵌入式处理器相连的AD转换模块、DA转换模块、AES解码模块和AES编码模块；所述嵌入式处理器通过现场可编程门阵列控制AD转换模块或AES解码模块对音频数据进行采集，并控制DA转换模块或AES编码模块对音频数据进行播放；所述现场可编程门阵列用来作为所述嵌入式处理器的一个高速数据接收接口和一个发送接口；所述AES解码模块用于将符合AES标准的音频信号转换成数字音频信号；所述AES编码信号用于将数字音频信号转换成符合AES标准的音频信号。

还包括与嵌入式处理器相连的网络控制器。

所述的嵌入式处理器为通用精简指令系统运算控制器。

本实用新型在现行广播信号专线传输(模拟信号或AES信号)的基础上，将信号实时电平监测、系统内对讲、多点监听、报警指示、音频指标在线测量、代播报警系统等采用最新的网络音频技术融合成一个独立的辅助一体化系统。同时由于采用内部带有RAM的FPGA，不但解决了成本的问题，也给设计带来灵活的改进空间。FPGA中为接收和发送各分配有两块大小为2048bytes的双口RAM作为数据缓存用。在实际使用时，根据音频数据的采样率大小，每次缓存一定大小的数据，两块数据存储区域相互切换，保证数据缓存没有读写错误。

附图说明

附图为嵌入式音频监测装置结构原理示意图。

具体实施方式

根据附图，嵌入式音频监测装置主要包括嵌入式CPU、现场可编程门阵列(FPGA)、网络控制器和由AD转换模块、DA转换模块、AES解码模块和AES编码模块构成的音频模块。接收数据时，嵌入式CPU通过FPGA的逻辑控制部分设置AD转换模块或AES解码模块的工作模式，使其接收模拟或AES音频信号并转换成数字音频信号送入FPGA，该数据在FPGA中的数据缓存部分缓冲后进入嵌入式CPU，之后由嵌入式CPU对音频数据进行分析、处理或转发。发送数据时，嵌入式CPU通过FPGA的逻辑控制部分控制DA转换模块或AES编码模块的工作模式，并将数字音频数据经由FPGA缓冲后送入DA转换模块或AES编码模块，由上述两个模块将数字音频数据转换成模拟或AES音频信号。嵌入式CPU还可通过网络控制器，接收网络上传输来的数字音频数据并进行分析、处理或转发，同时也可以将数字音频数据通过网络发送出去。

当要实现音频矩阵/切换器/分配器的功能时，根据矩阵/切换器/分配器的规模需要(输入通道数+输出通道数)块板卡以及网络交换机，将输入音频的板卡对应的设置成模拟或AES模式，并通过网络发送板卡接收到的数字音频数据；将输出音频的板卡对应的设置成模拟或AES模式，并通过网络接收需要输出的输入卡音频数据进行播放。

当要实现音频监测仪的功能，将输入音频的板卡设置成对应的模拟或AES模式，由CPU对接收下来的音频进行电平、相位等指标的监测。

在嵌入式音频监测装置中，嵌入式CPU选用了Intel公司的Xscale微体系结构的嵌入式微处理器芯片PXA255。AD转换模块采用Cirrus Logic公司的CS5361芯片以及相应的运放电路，DA转换模块采用Cirrus Logic公司的CS4391A芯片以及相应的运放电路，AES解码模块采用Cirrus Logic公司的CS8416芯片，AES编码模块采用Cirrus Logic公司的CS8406芯片以及相应的运放电路。网络控制器采用SMSC公司的10/100M自适应网络传输芯片。