[实用新型]一种提高内部集成电路通信可靠性的电路

说明书

技术领域

本实用新型涉及一种电子通信电路，尤其涉及一种提高内部集成电路通信可靠性的电路。

背景技术

内部集成电路(I²C，Inter-Integrated Circuit)通信是一种利用两根数据线实现中高速数据通信的通信技术，内部集成电路通信的标准速率是100KBit/s，在高速的情况下，可以达到400KBit/s。内部集成电路通信的电路很简单，就是利用两根数据线，一根传递时钟信号的线路，命名为时钟信号线路(SCL)，一根传递数据的线路，命名为数据线路(SDA)。

由于在高速通信情况下，器件对电路的充放电时间要短，这样才能保证实现高速率的通信，但是对于低速情况下，器件对电路的充放电时间则可以长些；在高速情况时，一般连接到时钟信号线路和数据线路的两个上拉电阻都采用小电阻值，在低速情况时，则两个上拉电阻采用高电阻值。

但是对于通信的双方，如果一方器件采用了高速接口技术，即接口的充放电电流很大，而另一方采用了低速接口，即接口的充放电电流比较小，这种应用情况下，高速接口的大电流的充放动作会使线路间产生串扰，从而形成如图1所示的线路毛刺。如果这个毛刺出现在线路时钟信号线路上，就会导致时钟的不稳定情况，从而导致器件无法正常工作。

因此，有必要改进现有技术的电路以提高内部集成电路通信的可靠性。

实用新型内容

本实用新型的目的在于提供一种提高内部集成电路通信可靠性的电路，其可以去除内部集成电路中时钟信号线路(SCL)上的毛刺，进而提高内部集成电路通信可靠性。

为实现上述目的，本实用新型提供一种提高内部集成电路通信可靠性的电路，用于低速接口器件和高速接口器件之间的通信，该电路至少包括一个时钟信号线路和数据线路，低速接口器件和高速接口器件均接到时钟信号线路和数据线路，数据线路串接一个上拉电阻和一个电源，时钟信号线路串接一个上拉电阻和一个电源；其中，高速接口器件和数据线路之间的线路上旁接一个第一去耦电容，高速接口器件和时钟信号线路之间的线路上旁接了一个第二去耦电容。

高速接口器件和数据线路之间还串接一个第一限流电阻，高速接口器件和时钟信号线路之间串接一个第二限流电阻。

第一去耦电容旁接在高速接口器件和第一限流电阻之间的线路上，第二去耦电容旁接在高速接口器件和第二限流电阻之间的线路上。

与现有技术相比，由于去耦电容具有隔直流，通交流的特性，其可以有效滤除高频信号特征的毛刺，进而大大降低了毛刺发生的可能性；此外，时钟信号线路和数据线路上串联的两个限流电阻，进一步对线路电流进行限流，防止出现大电流的充放电动作，同时达到了降低电流，进而降低了功耗的有益效果。

附图说明

本实用新型的提高内部集成电路通信可靠性的电路由以下的实施例及附图给出。

图1为先前技术中时钟信号线路产生毛刺的示意图；

图2为本实用新型的提高内部集成电路通信可靠性的电路示意图。

具体实施方式

以下将对本实用新型的提高内部集成电路通信可靠性的电路结合实施例作进一步的详细描述。

如图1所示，本实用新型提供的内部集成电路(I²C，Inter-IntegratedCircuit)通信电路是指主机端11和设备端13两个通信方之间的通信。

在本实施例中，内部集成电路通信速率为350kBit/s，主机端11是低速接口的器件，例如飞利浦公司的P89LPC922MCU器件；设备端13是高速接口的器件，例如赛灵思公司的XC2V6000器件。

主机端11和设备端13均同时接到时钟信号线路和数据线路上。数据线路串接一个上拉电阻R1和一个电源Vcc，时钟信号线路串接一个上拉电阻R1和一个电源Vcc。

在设备端13和数据线路之间还串接一个限流电阻R3，设备端13和时钟信号线路之间还串接一个限流电阻R4。在设备端13和限流电阻R3之间还旁接一个去耦电容C1，在设备端13和限流电阻R4之间还旁接一个去耦电容C2。

在本实用新型较佳实施例中，上拉电阻R1和R2的阻值均为4.7K欧姆，限流电阻R3和R4的阻值均为10欧姆，去耦电容C1和C2的电容值均为150皮法。