[实用新型]一种具上升下降时间调整功能的MOS电流模式逻辑电路

说明书

技术领域

本实用新型涉及MOS电流模式逻辑电路，尤其涉及一种具上升下降时间调整功能的MOS电流模式逻辑电路。

背景技术

在传统的低速电流源逻辑电路中，上升时间和下降时间的不匹配不会对电路的最终性能造成很大的影响，但是对于高速或超高速的电路，这种情况就不能忽视了，尤其对于电流源逻辑电路输出信号，其上升时间和下降时间之间的匹配对眼图特性影响非常重要。而眼图测试作为评判高速电路抗噪声干扰的重要方法，故在高速电路中需保持上升时间和下降时间的匹配，即上升时间和下降时间均需与设计值一致。

参见图1，其显示了现有技术中一预设计的MOS电流模式逻辑电路(MOSCurrent Mode Logic；简称MCML)电路的结构，如图所示，该预设计的MCML电路主要包括由N沟道场效应管M0和M1构成的第一输入差分对、电性连接在第一输入差分对M0和M1的漏极和一电压源VDD间的漏极电阻对R0和R1、电性连接在第一输入差分对M0和M1的漏极与地间的第二接地电容对C0、C1和电性连接在第一输入差分对M0和M1的源极与地间的且由N沟道场效应管M2构成的恒流源，该第一输入差分对M0和M1的栅极分别为正负极输入信号INP和INN的输入端，其漏极分别为正负极输出信号OUTP和OUTN的输出端。

但是，上述结构的预设计的MCML电路会出现上升时间和下降时间不匹配的状况，经上升时间和下降时间测试仪器(例如为示波器)的测试图1所示的电路的上升时间和下降时间分别为274和221皮秒，与两者均为254皮秒的设计值相比，上升时间明显大于设计值，下降时间明显小于设计值。如此将会影响通过眼图测试测量电路的抗噪性能。

因此，如何提供一种具上升下降时间调整功能的MOS电流模式逻辑电路以将预设计的MOS电流模式逻辑电路其中一个小于设计值，另一个大于设计值的上升、下降时间均调整到设计值，已成为业界亟待解决的技术问题。

实用新型内容

本实用新型的目的在于提供一种具上升下降时间调整功能的MOS电流模式逻辑电路，通过所述电路可将上升时间和下降时间均调整为设计值。

本实用新型的目的是这样实现的：一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个大于设计值时将两者均调整为设计值，该具上升下降时间调整功能的MOS电流模式逻辑电路包括该预设计的MOS电流模式逻辑电路，该预设计的MOS电流模式逻辑电路具有第一输入差分对，该具上升下降时间调整功能的MOS电流模式逻辑电路还包括两漏极串联连接在该第一输入差分对的两源极上的第二输入差分对、电性连接在该第一差分对的两源极与地间的第一接地电容对以及串联连接在第二差分对的两源极上的源极电阻对。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该预设计的MOS电流模式逻辑电路还具有漏极电阻对、第二接地电容对和一电性连接在该源极电阻对与地间的恒流源，该第一差分对的两漏极分别通过该漏极电阻对电性连接至一电压源，该第一差分对的两漏极还分别通过该第二接地电容对电性连接至地。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该恒流源为N型场效应管，该N型场效应管的漏极连接在该源极电阻对上。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该具上升下降时间调整功能的MOS电流模式逻辑电路的信号输入、输出端分别设置在该第一差分对的栅极和漏极，该信号输入端还设置在该第二差分对的栅极。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该第一差分对由N型场效应管构成。

在上述的具上升下降时间调整功能的MOS电流模式逻辑电路中，该第二差分对由N型场效应管构成。

与现有技术中预设计的MOS电流模式逻辑电路的上升和下降时间其中一个大于设计值，一个小于设计值相比，本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路在预设计的MOS电流模式逻辑电路的第一差分对的两源极上串联连接了第二差分对，并在该第一差分对的两漏极与地间电性连接了第一接地电容对，且在第二差分对的两源极上串联连接了源极电阻对，通过测试可发现电路的上升和下降时间均被调整到了设计值。

附图说明

本实用新型的具上升下降时间调整功能的MOS电流模式逻辑电路由以下的实施例及附图给出。

图1为现有技术的预设计的MOS电流模式逻辑电路的电路图；